JPS6130875A - 画像読取装置 - Google Patents
画像読取装置Info
- Publication number
- JPS6130875A JPS6130875A JP15357884A JP15357884A JPS6130875A JP S6130875 A JPS6130875 A JP S6130875A JP 15357884 A JP15357884 A JP 15357884A JP 15357884 A JP15357884 A JP 15357884A JP S6130875 A JPS6130875 A JP S6130875A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- output
- period
- reset
- density
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Editing Of Facsimile Originals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
この発明はカラースキャナ等に用いられる画像読取装置
に関する。
に関する。
〈従来技術とその欠点〉
近年、画像読取装置の分解能の向上を計るため種々の提
案がなされ、画像読取装置の分解能は非常に向上した。
案がなされ、画像読取装置の分解能は非常に向上した。
しかし、高分解能の画像読み取りよりも、ある程度の分
解能で高速度な読み取りが要求される場合も多々ある。
解能で高速度な読み取りが要求される場合も多々ある。
その場合、従来から、画素の間引き、ハードウェアによ
るアナログ又はデジタル的な画素の平均化、ソフトウェ
アによるデジタル的な画素の平均化等が提案されていた
が、 画素の間引きは原稿全体を読み取らないため、真の読取
分解能を示さない。
るアナログ又はデジタル的な画素の平均化、ソフトウェ
アによるデジタル的な画素の平均化等が提案されていた
が、 画素の間引きは原稿全体を読み取らないため、真の読取
分解能を示さない。
ハードウェアによるアナログ又はデジタル的な画素の平
均化は平均化回路を構成するために回路構成が非常に複
雑になる。
均化は平均化回路を構成するために回路構成が非常に複
雑になる。
ソフトウェアによるデジタル的な画素の平均化は実時間
での処理ができない。
での処理ができない。
等の欠点があった。
〈発明の目的〉
この発明は上記欠点を解決するため、簡略な回ａｍ成で
画素の平均化による分解能変換を実現するとともに低分
解能時での実時間処理を可能にする画像読取装置を提供
することを目的とする。
画素の平均化による分解能変換を実現するとともに低分
解能時での実時間処理を可能にする画像読取装置を提供
することを目的とする。
〈発明の構成〉
この発明は要約すれば、濃度信号を蓄積して出力するバ
ッファをリセットするリセットパルスの周期をｋ （ｋ
＞１）個の画像濃度データが蓄積される期間に設定する
手段と、前記バッファ出方をｋで除算して分解能を１／
ｋに設定する除算手段とを備えることを特徴とする。
ッファをリセットするリセットパルスの周期をｋ （ｋ
＞１）個の画像濃度データが蓄積される期間に設定する
手段と、前記バッファ出方をｋで除算して分解能を１／
ｋに設定する除算手段とを備えることを特徴とする。
〈実施例〉
第１図はこの発明の実施例である画像読取装置のブロッ
ク図である。本実施例では分解能を１／３に低下させる
場合を示す。
ク図である。本実施例では分解能を１／３に低下させる
場合を示す。
センサ部１はセンサＳ、転送ゲート２．シフトレジスタ
ＳＲで構成され、読取回路であるシフトレジスタＳＲは
バッファに接続されている。センサＳは一列に配設され
たｎ素子のＣＣＤであり原稿に相対する位置に設置され
ている。転送ゲート２は転送パルスΦｉによってゲート
を開きシフトレジスタＳＲに前記センサＳが読み取った
原稿の濃度信号を転送する。シフトレジスタＳＲは前記
ｎ素子のＣＣＤに対応するｎ素子のレジスタで構成され
シフトクロンクΦ３．Φ２によって図中右端の素子から
順にバッファ３へ濃度信号を出力してゆく。バッファ３
はフローティングキャパシタＣ，ＭＯＳトランジスタＴ
Ｒ，負荷抵抗Ｒ，リセットゲートＲＧで構成され、シフ
トレジスタＳＲから入力された濃度信号をフローティン
グキャパシタＣに電荷として蓄える。このフローティン
グキャパシタＣはＭｏｓトランジスタＴＲのゲート、ド
レイン間に挿入され、このＭｏｓトランジスタＴＲのド
レイン、ソース間に流れる電流を制御する。すなわち、
フローティングキャパシタＣに蓄積された電ＦｉＪｑに
よってＶ＝Ｑ／Ｃの電圧降下を発生させ、この電圧をト
ランジスタＴＲのソース側に負荷抵抗Ｒが接続されたソ
ースフォロワ回路によって信号化し、出力■として取り
出すようにしている。
ＳＲで構成され、読取回路であるシフトレジスタＳＲは
バッファに接続されている。センサＳは一列に配設され
たｎ素子のＣＣＤであり原稿に相対する位置に設置され
ている。転送ゲート２は転送パルスΦｉによってゲート
を開きシフトレジスタＳＲに前記センサＳが読み取った
原稿の濃度信号を転送する。シフトレジスタＳＲは前記
ｎ素子のＣＣＤに対応するｎ素子のレジスタで構成され
シフトクロンクΦ３．Φ２によって図中右端の素子から
順にバッファ３へ濃度信号を出力してゆく。バッファ３
はフローティングキャパシタＣ，ＭＯＳトランジスタＴ
Ｒ，負荷抵抗Ｒ，リセットゲートＲＧで構成され、シフ
トレジスタＳＲから入力された濃度信号をフローティン
グキャパシタＣに電荷として蓄える。このフローティン
グキャパシタＣはＭｏｓトランジスタＴＲのゲート、ド
レイン間に挿入され、このＭｏｓトランジスタＴＲのド
レイン、ソース間に流れる電流を制御する。すなわち、
フローティングキャパシタＣに蓄積された電ＦｉＪｑに
よってＶ＝Ｑ／Ｃの電圧降下を発生させ、この電圧をト
ランジスタＴＲのソース側に負荷抵抗Ｒが接続されたソ
ースフォロワ回路によって信号化し、出力■として取り
出すようにしている。
前記ＭＯ３）ランジスタＴＲの出力はサンプルホールド
回路４に出力される。リセットゲートＲＧは前記フロー
ティングキャパシタＣと並行に接続されている。後述す
るリセットパルスΦ７によってこのリセットゲー）ＲＧ
は開かれ、それによってフローティングキャパシタＣは
電荷を放電しリセットする。
回路４に出力される。リセットゲートＲＧは前記フロー
ティングキャパシタＣと並行に接続されている。後述す
るリセットパルスΦ７によってこのリセットゲー）ＲＧ
は開かれ、それによってフローティングキャパシタＣは
電荷を放電しリセットする。
サンプルホード回路４は後述するサンプルパルスφＩの
入力によってバッファ３の信号出力Ｖをサンプルホール
ドし、アナログ増幅器５に出力Ｖとして供給する。アナ
ログ増幅器５はオペアンプ等で構成され、サンプルホー
ルド回路４がら入力されるサンプルホールド１１号Ｖを
増幅率Ｉで増幅する。その増幅率μはこのアナログ増幅
器５に負帰還をかけている帰還回路６によって制御され
ている。この帰還回路６にはサンプルクロックＴ、Ｈと
サンプルパルスΦ８、が入力されており１回すンプルパ
ルスΦＫＭが入力される間に入力されるサンプルクロッ
クＴＳ）ｌの回数ｋに従って増幅率μ＝μ。／ｋ （μ
。：基本増幅率）となるようにアナログ増幅器５を制御
する。サンプルクロックＴｓＨの回数には分解能の低下
に比例して多くなるようにされ、本実施例では分解能１
／３であるからに＝３となる。この結果、アナログ増幅
器５の出力Ｖ′はサンプルホールド信号出力Ｖの１／３
となり、実質的にこのアナログ増幅器５においてバッフ
ァ出力が３で除されることになる。この帰還回路６がこ
の発明の除算手段に対応する。前記アナログ増幅器５で
増幅された濃度信号ｖ′はアナログ・デジタル変換器７
に入力されデジタルデータに変換されたのちマイクロコ
ンピュータ８に入力される。
入力によってバッファ３の信号出力Ｖをサンプルホール
ドし、アナログ増幅器５に出力Ｖとして供給する。アナ
ログ増幅器５はオペアンプ等で構成され、サンプルホー
ルド回路４がら入力されるサンプルホールド１１号Ｖを
増幅率Ｉで増幅する。その増幅率μはこのアナログ増幅
器５に負帰還をかけている帰還回路６によって制御され
ている。この帰還回路６にはサンプルクロックＴ、Ｈと
サンプルパルスΦ８、が入力されており１回すンプルパ
ルスΦＫＭが入力される間に入力されるサンプルクロッ
クＴＳ）ｌの回数ｋに従って増幅率μ＝μ。／ｋ （μ
。：基本増幅率）となるようにアナログ増幅器５を制御
する。サンプルクロックＴｓＨの回数には分解能の低下
に比例して多くなるようにされ、本実施例では分解能１
／３であるからに＝３となる。この結果、アナログ増幅
器５の出力Ｖ′はサンプルホールド信号出力Ｖの１／３
となり、実質的にこのアナログ増幅器５においてバッフ
ァ出力が３で除されることになる。この帰還回路６がこ
の発明の除算手段に対応する。前記アナログ増幅器５で
増幅された濃度信号ｖ′はアナログ・デジタル変換器７
に入力されデジタルデータに変換されたのちマイクロコ
ンピュータ８に入力される。
クロック回路９は前記マイクロコンピュータ８の制御に
従って転送パルスΦ１．シフトクロックΦ１．Φ２．サ
ンプルクロックＴ Ｓｌ＋＋ リセソトクロツクＴ、
を出力する。転送パルスΦ７はセンサＳが原稿の濃度を
検知するごとに１回他のクロックに先立って出力される
。シフトクロックΦ１．Φ２は、後述の様にクロツク幅
ＴとＴｓの組合わせで形成されている。また、サンプル
クロ７りＴＳ）ＩとリセットクロックＴ＋ｔはそれぞれ
、サンプルパルスΦ、ＨとリセットパルスΦ、を形成す
るためのクロックとして利用されるようにしている。
従って転送パルスΦ１．シフトクロックΦ１．Φ２．サ
ンプルクロックＴ Ｓｌ＋＋ リセソトクロツクＴ、
を出力する。転送パルスΦ７はセンサＳが原稿の濃度を
検知するごとに１回他のクロックに先立って出力される
。シフトクロックΦ１．Φ２は、後述の様にクロツク幅
ＴとＴｓの組合わせで形成されている。また、サンプル
クロ７りＴＳ）ＩとリセットクロックＴ＋ｔはそれぞれ
、サンプルパルスΦ、ＨとリセットパルスΦ、を形成す
るためのクロックとして利用されるようにしている。
前記シフトクロックΦ１．Φ、はシフトレジスタＳＲに
出力され、転送パルスΦ１は転送ゲート２及びカウンタ
部１０のゲートＧ１に出力され、リセットクロックＴえ
はカウンタ部１０のゲートＧ２に出力され、サンプルク
ロックＴｓＨはカウンタ部１０のゲー）Ｇ４及び帰還回
路６に出力されている。
出力され、転送パルスΦ１は転送ゲート２及びカウンタ
部１０のゲートＧ１に出力され、リセットクロックＴえ
はカウンタ部１０のゲートＧ２に出力され、サンプルク
ロックＴｓＨはカウンタ部１０のゲー）Ｇ４及び帰還回
路６に出力されている。
カウンタ部１０はカウンタＣＮＴ、ゲー）Ｇ１、Ｇ２．
Ｇ３．Ｇ４で構成されている。カウンタＣＮＴは２進４
桁のカウンタでありカウント値が１６になると、オーバ
ーフローする。端子Ａ、 Ｂ、 Ｃ，Ｄには初期値がプ
リセットされ、その初期値にクロック入力端子ＣＬＫか
ら入力されるカウントパルス（反転されたリセットクロ
ックＴ＋＋）を積算する。その積算値がオーバーフロー
した時端子ＲＣＯから“Ｈ”を出力する。前記初期値は
分解能によっ、て決定され、ブリセントされる初期値を
ｍとすると、ｍ＝１５−にで求めることができる。この
カウンタＣＮＴのロード端子ＬＤにはゲートＧ１が接続
されこのゲートＧ１には転送パルスΦ７．前記端子ＲＣ
Ｏの出力が入力されている。このゲー１−Ｇｌは前記２
個の入力のいずれか一方が“Ｈ”になる毎に、“Ｌ”を
出力してカウンタＣＮＴに前記初期値をブリセントさせ
る。ゲートＧ２はリセットクロフタΦ、を反転して前記
クロック入力端子ＣＬＫに供給している。ゲートＧ３は
アンドゲートであり、前記リセットクロックＴ、と端子
ＲＣＯの出力が入力されている。双方の出力が“Ｈ”に
なった時このゲートは“Ｈ′を出力する。ゲートＧ４は
アンドゲートであり、サンプルクロックＴ３Ｍと端子Ｒ
ＣＯの出力が入力されている。双方の出力が“Ｈ”にな
った時このゲートは“Ｈ゛を出力する。ゲートＧ３の出
力はリセットゲー）ＲＧに供給され、ゲートＧ４の出力
はサンプルホールド回路４及び帰還回路６に供給されて
いる。以上の構成でに−３の場合のΦ。
Ｇ３．Ｇ４で構成されている。カウンタＣＮＴは２進４
桁のカウンタでありカウント値が１６になると、オーバ
ーフローする。端子Ａ、 Ｂ、 Ｃ，Ｄには初期値がプ
リセットされ、その初期値にクロック入力端子ＣＬＫか
ら入力されるカウントパルス（反転されたリセットクロ
ックＴ＋＋）を積算する。その積算値がオーバーフロー
した時端子ＲＣＯから“Ｈ”を出力する。前記初期値は
分解能によっ、て決定され、ブリセントされる初期値を
ｍとすると、ｍ＝１５−にで求めることができる。この
カウンタＣＮＴのロード端子ＬＤにはゲートＧ１が接続
されこのゲートＧ１には転送パルスΦ７．前記端子ＲＣ
Ｏの出力が入力されている。このゲー１−Ｇｌは前記２
個の入力のいずれか一方が“Ｈ”になる毎に、“Ｌ”を
出力してカウンタＣＮＴに前記初期値をブリセントさせ
る。ゲートＧ２はリセットクロフタΦ、を反転して前記
クロック入力端子ＣＬＫに供給している。ゲートＧ３は
アンドゲートであり、前記リセットクロックＴ、と端子
ＲＣＯの出力が入力されている。双方の出力が“Ｈ”に
なった時このゲートは“Ｈ′を出力する。ゲートＧ４は
アンドゲートであり、サンプルクロックＴ３Ｍと端子Ｒ
ＣＯの出力が入力されている。双方の出力が“Ｈ”にな
った時このゲートは“Ｈ゛を出力する。ゲートＧ３の出
力はリセットゲー）ＲＧに供給され、ゲートＧ４の出力
はサンプルホールド回路４及び帰還回路６に供給されて
いる。以上の構成でに−３の場合のΦ。
、Φ８、φ８、Φ、Ｈのタイミングを示すと第２図の様
になる。
になる。
次に上記の構成からなる画像読取装置の動作を第３図の
タイミングチャートを参照して説明する。最初にカウン
タＣＮＴに初期値ｍがブリセントされ、センサＳが原稿
の微少面積の濃度を検知しはじめるとクロック回路９は
転送パルスΦ１を出力してその濃度信号をシフトレジス
タＳＲに転送し、同時にリセットクロックＴｌｌによっ
てカウンタＣＮＴが計数しはじめる。次にクロック回路
９はシフトクロックΦ１．φ、を出力してシフトレジス
タＳＲの出力信号を順次フローティングキャパシタＣに
蓄積してゆく。ｋ回の蓄積が行われるとカウンタ部１０
はサンプルパルスΦ□を出力し、バッファ３の信号出力
■をその時点でサンプルホールドする。即ち、ｋ個のデ
ータがフローティングキャパシタＣに蓄積されると、リ
セットクロックＴ、もに回出力されているのでカウンタ
ＣＮＴはオーバーフローし端子ＲＣＯから“Ｈ”を出力
する。そのためゲートＧ４からはサンプルパルスΦ、Ｈ
が出力され、このパルスΦＳ、によってサンプルホール
ドされる。またこのときゲートＧ３からもリセットパル
スΦ８が出力される。それによって、フローティングキ
ャパシタＣはリセットされる。アナログ増幅器５は入力
されたサンプルホールド出力Ｖを増幅率μで増幅し、ア
ナログ・デジタル変換器７に出力する。増幅率μはμ＝
μ。
タイミングチャートを参照して説明する。最初にカウン
タＣＮＴに初期値ｍがブリセントされ、センサＳが原稿
の微少面積の濃度を検知しはじめるとクロック回路９は
転送パルスΦ１を出力してその濃度信号をシフトレジス
タＳＲに転送し、同時にリセットクロックＴｌｌによっ
てカウンタＣＮＴが計数しはじめる。次にクロック回路
９はシフトクロックΦ１．φ、を出力してシフトレジス
タＳＲの出力信号を順次フローティングキャパシタＣに
蓄積してゆく。ｋ回の蓄積が行われるとカウンタ部１０
はサンプルパルスΦ□を出力し、バッファ３の信号出力
■をその時点でサンプルホールドする。即ち、ｋ個のデ
ータがフローティングキャパシタＣに蓄積されると、リ
セットクロックＴ、もに回出力されているのでカウンタ
ＣＮＴはオーバーフローし端子ＲＣＯから“Ｈ”を出力
する。そのためゲートＧ４からはサンプルパルスΦ、Ｈ
が出力され、このパルスΦＳ、によってサンプルホール
ドされる。またこのときゲートＧ３からもリセットパル
スΦ８が出力される。それによって、フローティングキ
ャパシタＣはリセットされる。アナログ増幅器５は入力
されたサンプルホールド出力Ｖを増幅率μで増幅し、ア
ナログ・デジタル変換器７に出力する。増幅率μはμ＝
μ。
／にとなっているから、アナログ増幅器の出力は入力を
ｋで除した大きさになっている。以下同じ様にして、全
てのシフトレジスタの濃度信号をシフトするまで、前記
の動作を繰り返す。
ｋで除した大きさになっている。以下同じ様にして、全
てのシフトレジスタの濃度信号をシフトするまで、前記
の動作を繰り返す。
以上の動作によって画素の間引き等を行わなくても複数
個の画素の濃度平均をとって分解能を変換することが出
来る。なお、本実施例ではカウンタＣＮＴに任意の値を
プリセットできるためｋを変えることが容易である。こ
のため例えば１２ｄ０ｔｓ／ＩＩＩＩｌのＣＣＤを使用
した場合、Ｋ＝２．３，４，６．１２に設定すると６．
４． ３． ２． １ｄｏｔｓ／ＩＩＩＩＩｌの分解
能を得ることが容易にできる。また、本実施例では第２
図に示すようにシフトクロックΦ８．Φ２をクロック幅
Ｔ、 Ｔｓ （Ｔ＜Ｔｓ ）として、短いパルス幅Ｔ
の部分の立ち上がり、立ち下がりにてシフトするように
しているため、信号出力読み出し時間が短くなり、高速
化する利点がある。
個の画素の濃度平均をとって分解能を変換することが出
来る。なお、本実施例ではカウンタＣＮＴに任意の値を
プリセットできるためｋを変えることが容易である。こ
のため例えば１２ｄ０ｔｓ／ＩＩＩＩｌのＣＣＤを使用
した場合、Ｋ＝２．３，４，６．１２に設定すると６．
４． ３． ２． １ｄｏｔｓ／ＩＩＩＩＩｌの分解
能を得ることが容易にできる。また、本実施例では第２
図に示すようにシフトクロックΦ８．Φ２をクロック幅
Ｔ、 Ｔｓ （Ｔ＜Ｔｓ ）として、短いパルス幅Ｔ
の部分の立ち上がり、立ち下がりにてシフトするように
しているため、信号出力読み出し時間が短くなり、高速
化する利点がある。
〈発明の効果〉
以上のようにこの発明によればバッファのリセットパル
ス周期を設定し、且つ、その周期に応じてバッファ出力
を除するようにしたので、複雑な画素平均化のためのハ
ードウェア、ソフトウェア手段を不必要とし、回路構成
が非常に簡単になる。またソフトウェアによる平均化処
理がないために分解能を低下させても実時間で処理でき
る利点がある。
ス周期を設定し、且つ、その周期に応じてバッファ出力
を除するようにしたので、複雑な画素平均化のためのハ
ードウェア、ソフトウェア手段を不必要とし、回路構成
が非常に簡単になる。またソフトウェアによる平均化処
理がないために分解能を低下させても実時間で処理でき
る利点がある。
第１図はこの発明の実施例である画像読取装置のブロッ
ク図、第２図は主要クロック、パルスのタイミングを示
す図、第３図は上記実施例のタイミングチャートである
。 ｌ−センサ部、２−転送ゲート、 ３−バッファ、４−サンプルホールド回路５−アナログ
増幅器、６−帰還回路、 ９−クロック部、１０−カウンタ部、 Ｓ−センサ、ＳＲ−シフトレジスタ、 Ｃ−フローティングキャパシタ、 ＲＧ−リセットゲート、 ＣＮＴ−カウンタ、 Ｇｌ、Ｇ２．Ｇ３．Ｇ４−ゲート。
ク図、第２図は主要クロック、パルスのタイミングを示
す図、第３図は上記実施例のタイミングチャートである
。 ｌ−センサ部、２−転送ゲート、 ３−バッファ、４−サンプルホールド回路５−アナログ
増幅器、６−帰還回路、 ９−クロック部、１０−カウンタ部、 Ｓ−センサ、ＳＲ−シフトレジスタ、 Ｃ−フローティングキャパシタ、 ＲＧ−リセットゲート、 ＣＮＴ−カウンタ、 Ｇｌ、Ｇ２．Ｇ３．Ｇ４−ゲート。
Claims (2)
- （１）原稿の微少面積の濃度を検出するセンサを一列に
配列するとともに、前記センサによって検知された原稿
の各微少面積の濃度信号をシリアルに出力する読取回路
と、この読取回路からシリアルに出力される濃度信号を
蓄積して出力するとともに、一定時間毎にリセットして
初期状態に設定されるバッファとを備える画像読取装置
において前記バッファをリセットするリセットパルスの
周期をｋ（ｋ＞１）個の画像濃度信号が蓄積される期間
に設定する手段と、前記バッファ出力をｋで除算して分
解能を１／ｋに設定する除算手段と、を備えてなる画像
読取装置。 - （２）前記除算手段は、バッファ出力を増幅するアンプ
の増幅率を１／ｋに低下させる手段である特許請求の範
囲第１項記載の画像読取装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15357884A JPS6130875A (ja) | 1984-07-23 | 1984-07-23 | 画像読取装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15357884A JPS6130875A (ja) | 1984-07-23 | 1984-07-23 | 画像読取装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6130875A true JPS6130875A (ja) | 1986-02-13 |
Family
ID=15565551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15357884A Pending JPS6130875A (ja) | 1984-07-23 | 1984-07-23 | 画像読取装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6130875A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57138262A (en) * | 1981-02-20 | 1982-08-26 | Fuji Xerox Co Ltd | Conversion system for main scanning line density |
-
1984
- 1984-07-23 JP JP15357884A patent/JPS6130875A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57138262A (en) * | 1981-02-20 | 1982-08-26 | Fuji Xerox Co Ltd | Conversion system for main scanning line density |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4283742A (en) | Solid-state imaging apparatus with fixed pattern noise reduction | |
| EP3157247A1 (en) | Image sensing apparatus capable of outputting image by converting resolution by adding and reading out a plurality of pixels, its control method, and image sensing system | |
| US7304674B2 (en) | Sampling image signals generated by pixel circuits of an active pixel sensor (APS) image sensor in a sub-sampling mode | |
| US6570615B1 (en) | Pixel readout scheme for image sensors | |
| JP2003511920A (ja) | 能動画素センサによる時間遅延積分画像形成 | |
| JPH0365710B2 (ja) | ||
| JP3798462B2 (ja) | 固体撮像装置 | |
| JPH11225289A (ja) | エッジ検出用固体撮像装置、並びに固体撮像装置の駆動によるエッジ検出方法 | |
| JPS6130875A (ja) | 画像読取装置 | |
| EP0608130B1 (en) | Solid-state imaging device with fast clock speed for improved image quality | |
| JP2000050164A (ja) | 信号処理装置及びそれを用いた撮像装置 | |
| JPS6358968A (ja) | 電荷結合素子 | |
| US6055016A (en) | L-C low pass filter correlator | |
| JPH06217205A (ja) | 固体撮像素子 | |
| JPH05300432A (ja) | イメージセンサ | |
| JP3283133B2 (ja) | 固体撮像装置及びその読み出し方法 | |
| CN112492237B (zh) | 影像传感器及其中的转移电路与转移方法 | |
| JPH0310562A (ja) | 信号補正装置 | |
| JP3481822B2 (ja) | 固体撮像装置およびカラーリニアイメージセンサ | |
| JPS61264971A (ja) | 固体撮像装置 | |
| JPS6231161A (ja) | 固体撮像素子 | |
| JPH04248756A (ja) | 画像読取方法及びその装置 | |
| JPH01137876A (ja) | 固体撮像素子の信号処理方式 | |
| JP3038985B2 (ja) | イメージセンサ | |
| JPH08167709A (ja) | 転送電荷電圧変換装置 |