JPS6132105A - Program setting device - Google Patents

Program setting device

Info

Publication number
JPS6132105A
JPS6132105A JP15358984A JP15358984A JPS6132105A JP S6132105 A JPS6132105 A JP S6132105A JP 15358984 A JP15358984 A JP 15358984A JP 15358984 A JP15358984 A JP 15358984A JP S6132105 A JPS6132105 A JP S6132105A
Authority
JP
Japan
Prior art keywords
control
data
control pattern
time
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15358984A
Other languages
Japanese (ja)
Other versions
JPH0456321B2 (en
Inventor
Hisao Sudo
久男 須藤
Yukio Mizoguchi
溝口 幸雄
Kazuo Toyotake
豊武 和生
Hiroyuki Sekine
関根 博行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RKC Instrument Inc
Original Assignee
Rika Kogyo Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rika Kogyo Inc filed Critical Rika Kogyo Inc
Priority to JP15358984A priority Critical patent/JPS6132105A/en
Publication of JPS6132105A publication Critical patent/JPS6132105A/en
Publication of JPH0456321B2 publication Critical patent/JPH0456321B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Program-control systems
    • G05B19/02Program-control systems electric
    • G05B19/04Program control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Program control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)

Abstract

PURPOSE:To simplify the comparison operation and to speed up it by comparing sequentially an elapsed time and a designated time stored as to each on/off control signal in a program setting device generating plural on/off control signal in matching with the progress of a control pattern. CONSTITUTION:In inputting a time, gradiend and level of each segment as a decisive parameter of the control pattern from a key input device 7, they are stored in a RAM 4 by a CPU 2 and then a contrl data of an on/off signal Sn is stored similarly in the RAM 4. Thus, the CPU 2 executes the program in a ROM 3. When a start command is inputted, the CPU 2 starts the execution of a control pattern generating program in the ROM 3, calculates sequentially the control pattern data according to the parameter and outputs the result to a display device 8 and a D/A converter 9. During the execution of the control pattern generating processing, if an interruption takes place, the CPU 2 interrupts the control pattern generating processing, executes the program of an on/off signal generating processing in the ROM 3 and when it is finished, the interrupted control pattern generating processing is restarted. Then the control data and a data (time) to be compared with it are reduced.

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、熱処理炉の温度や、その他各種の制御対象の
制御量の制御パターンをプログラム設定するためのプロ
グラム設定装置に関し、さらに詳細には、そのようなプ
ログラム設定装置にお込て、制御パターンの進行に合わ
せてリレー等をオンオフ制御するためのオンオフ制御信
号の発生に係わる改良に関する。
[Detailed Description of the Invention] <Industrial Application Field> The present invention relates to a program setting device for setting a program for control patterns of the temperature of a heat treatment furnace and control variables of various other controlled objects. This invention relates to improvements in such a program setting device related to the generation of on/off control signals for controlling on/off of relays and the like in accordance with the progress of a control pattern.

〈従来の技術〉 プログラム設定装置においては、たとえば熱処理炉に目
標値として与えるための制御パターンに従った電圧また
は電流を発生すると同時に、補助ヒータ、冷却機、表示
灯等の制御用リレー等をオンオフさせるための複数のオ
ンオフ制御信号を発生する。このようなオンオフ制御信
号を発生するためには、指定された各オンオフ制御信号
のオン時刻およびオフ時刻を記憶しておき、その指定時
刻の到来を検知して各オンオフ制御信号の状態cオン状
態またはオフ状態)を制御する必要がある。
<Prior art> In a program setting device, for example, a voltage or current is generated according to a control pattern to be given as a target value to a heat treatment furnace, and at the same time, control relays such as auxiliary heaters, coolers, indicator lights, etc. are turned on and off. generates multiple on/off control signals to In order to generate such an on-off control signal, the on-time and off-time of each designated on-off control signal are stored, and the arrival of the designated time is detected to change the state of each on-off control signal to the on state. or off state).

従来のプログラム設定装置においては、オンオフ制御信
号のオン時刻およびオフ時刻を制御パターンの始点から
の経過時間として指定させ、記憶しておく。そして、制
御パターンの始点からの経過時間と、記憶している指定
時間とを逐次比較し、一致がとれた時に該当のオンオフ
制御信号をオンまたはオフする。
In the conventional program setting device, the on time and the off time of the on/off control signal are specified as the elapsed time from the start point of the control pattern and are stored. Then, the elapsed time from the start point of the control pattern is successively compared with the stored specified time, and when a match is found, the corresponding on/off control signal is turned on or off.

第2図に具体例を示し説明する。乙の図において、Pは
5つのセグメント■〜■から成る制御パターン(とこて
は電圧のパターン)であ)、Sl、s2、s3はオンオ
フ制御信号である。この場合、オンオフ制御信号S1に
ついては、オン時刻として0分、オフ時刻として30分
がそれぞれを指定され、記憶される。他のオンオフ制御
信号S2.83についても同様である。モしてプログラ
ム設定装置は、制御パターンPの実行開始からの経過時
間と各オンオフ制御信号について記憶している指定時間
とを逐次比較することにより、各オンオフ制御信号をオ
ンまたはオフする。
A specific example will be shown and explained in FIG. In the figure B, P is a control pattern (voltage pattern) consisting of five segments (1) to (2), and S1, s2, and s3 are on/off control signals. In this case, for the on/off control signal S1, 0 minutes as the on time and 30 minutes as the off time are respectively designated and stored. The same applies to the other on/off control signal S2.83. The program setting device then turns each on/off control signal on or off by successively comparing the elapsed time from the start of execution of the control pattern P with the specified time stored for each on/off control signal.

〈発明が解決しようをする問題点〉 さて、第2図のオンオフ制御信号83の場合、オン時刻
として90分、オフ時刻として245分を指定するとと
Kなるが、その指定時間を求めるために、制御パターン
po始点からの時間の累積加算(30+60=90.3
0+60+25+90+50=255)を行わな妙れば
ならず、指定作業が煩雑であシ、また間違いが起夛やす
い。これは、オンオフ制御信号の数が多く、それぞれの
オンオフ制御信号を複数回オン、オフさせる場合はさら
に顕著である。
<Problems to be Solved by the Invention> Now, in the case of the on/off control signal 83 in FIG. 2, if 90 minutes are specified as the on time and 245 minutes as the off time, the result is K. In order to find the specified time, Cumulative addition of time from control pattern po starting point (30+60=90.3
0+60+25+90+50=255), the specification work is complicated and mistakes are likely to occur. This is even more noticeable when there are a large number of on/off control signals and each on/off control signal is turned on and off multiple times.

また、指定時間はかなシ長くなるため、指定時間データ
の記憶にかな〕大きなメモリ領域が必要であシ、また、
それを表示するために表示桁数の多い大型の表示器が必
要となる。これは、装置のコスト上昇の要因となる。
Also, since the specified time is ephemeral and long, a large memory area is required to store the specified time data.
In order to display this, a large display with a large number of display digits is required. This causes an increase in the cost of the device.

さらに、そのような長り指定時間データと、制御パター
ンの始点からの経過時間データ(これは相当に長くなる
可能性がある)とを比較するととになるから、そのため
の演算が複雑になる。その比較演算をハードウェアで実
行しようとすると、ハードウェアの複佐化を招き、また
ソフトウェアで実行しよりとすると、演算時間の増大を
招く。
Furthermore, since such specified length time data is compared with elapsed time data from the start point of the control pattern (which may be quite long), the computation for this becomes complicated. If the comparison operation is to be performed by hardware, the hardware will become complex, and if it is to be performed by software, the calculation time will be increased.

このようなオンオフ制御信号の発生に関する問題点を解
決することが、本発明の目的である。
It is an object of the present invention to solve the problems related to the generation of such on/off control signals.

〈問題点を解決するための手段〉 上述の従来技術の問題点を解決するために、本発明によ
るプログラム設定装置には、第1図の概念図に示される
ように、各オンオフ制御信号のオン時刻およびオフ時刻
の情報を、それぞれ制御パターンの対応するセグメント
の番号と同セグメントの始点からの経過時間との組み合
せから成る制御データとして入力するための入力手段a
と、該入力手段により入力された制御データを記憶する
ためのデータ記憶手段すと、制御パターンの進行中に、
データ記憶手段すに記憶されている制御データと制御パ
ターンの実行中セグメントの番号および同セグメントの
始点からの経過時間とを繰シ果にしたがって各オンオフ
制御信号の状態を制御する信号状態制御手段dとが設け
られる。
<Means for Solving the Problems> In order to solve the above-mentioned problems of the prior art, the program setting device according to the present invention includes an on/off control signal for each on/off control signal, as shown in the conceptual diagram of FIG. Input means a for inputting time and off time information as control data consisting of a combination of the number of a corresponding segment of a control pattern and the elapsed time from the start point of the segment, respectively;
and a data storage means for storing the control data inputted by the input means, while the control pattern is in progress.
Signal state control means d for controlling the state of each on/off control signal in accordance with the control data stored in the data storage means, the number of the currently executing segment of the control pattern, and the elapsed time from the start point of the same segment. and is provided.

〈作用さ このような構成であるから、たとえば第2図のオンオフ
制御信号S3の場合、従来のような面倒な計算を行うこ
となく、オン時刻のセグメント番号3と同セグメントの
始点からの経過時間0分、オフ時刻のセグメント番号5
と同セグメントの始点からの経過時間50分を、制御デ
ータとして直ちに入力手段aよ)入力できる。制御デー
タに含まれる時間はセグメントの始点からの経過時間で
あシ、それは制御パターンの始点からの経過時間よシ一
般に相当に@rから、制御データ長も短縮される。従っ
て、データ記憶手段すの制御データのためのメモリ領域
は削減され、また、データ比較手段CO比較演算は単純
化、高速化される。
<Operation> Because of this configuration, for example, in the case of the on/off control signal S3 in FIG. 0 minutes, off time segment number 5
and the elapsed time of 50 minutes from the start point of the same segment can be input immediately as control data using the input means a). The time included in the control data is the elapsed time from the start point of the segment, which is the elapsed time from the start point of the control pattern.In general, the length of the control data is also shortened considerably. Therefore, the memory area for control data in the data storage means is reduced, and the comparison operation by the data comparison means is simplified and speeded up.

〈実施例〉 以下、本発明の一実施例について説明する。<Example> An embodiment of the present invention will be described below.

第3図は、本発明によるプログラム設定装置のイクロコ
ンピュータである。これは、CPU(中央処理部)2、
処理プログラムが格納されたROM(読出専用メモリ)
3、制御パターンの決定パラメータやオンオフ制御信号
に関する制御データ、演算の中間データ等を格納するた
めのRAM (随時読出書込メ舌す)4、それに外部と
のインターフェイスをとるための入力ボート5と出力ポ
ートロから成る一般的な構成のものである。後述の制御
パターンの生成、データ比較判定等の処理は、ROMg
内の処理プログラムおよびR,AMn内のデータに従っ
てCPU2で実行される。
FIG. 3 shows a microcomputer of a program setting device according to the present invention. This is the CPU (central processing unit) 2,
ROM (read-only memory) in which processing programs are stored
3. RAM (read/write at any time) 4 for storing control pattern determination parameters, control data related to on/off control signals, intermediate data for calculations, etc., and an input board 5 for interfacing with the outside. This is a general configuration consisting of an output port. Processing such as control pattern generation and data comparison/judgment, which will be described later, is performed by ROMg.
It is executed by the CPU 2 according to the processing program in R and AMn.

Tはマイクロコンピュータ1にデータ等を入力するため
のキー人力装置であシ、入力ボート5を介してCPU2
と接続されている。
T is a key manual device for inputting data etc. to the microcomputer 1, and is input to the CPU 2 via the input board 5.
is connected to.

8は文字や数字等を表示する丸めの表示器であ、す、出
力ポートロを介してCPU2と接続されている。この表
示器8は、マイクロコンピュータ1から与えられる表示
データを一時的に保持するためのラッチを内臓している
8 is a round display for displaying letters, numbers, etc., and is connected to the CPU 2 via an output port. This display 8 has a built-in latch for temporarily holding display data given from the microcomputer 1.

9はデジタル/アナログ変換器であシ、出力ポートロを
介してCPU2と接続されている。この   ゛デジタ
ル/アナログ変換器9は、マイクローンピユータ1から
与えられる制御パターンデータを一時的に内部のラッチ
に保持し、その制御パターンデータに対応するアナログ
電圧(制御パターン電圧)■を出力する。
9 is a digital/analog converter, which is connected to the CPU 2 via an output port. This digital/analog converter 9 temporarily holds the control pattern data given from the microphone computer 1 in an internal latch, and outputs an analog voltage (control pattern voltage) corresponding to the control pattern data. .

10は信号状態制御回路であシ、出力ポートロを介して
与えられる指示に従ってオンオフ制御信号s1、s2、
・拳・、Snをオンまたはオフする。この信号状態制御
回路10には、マイクロコンピュータ1からの指示を一
時的に保持するためのラッチが内臓されている。
10 is a signal state control circuit, which outputs on/off control signals s1, s2,
・Fist・, Turn Sn on or off. This signal state control circuit 10 has a built-in latch for temporarily holding instructions from the microcomputer 1.

とのプシグラム設定装置の動作を以下に説明する。The operation of the psigram setting device will be described below.

まず、制御パターンのプログ2ミングを行うために2キ
一人力装置7の特定キーを押すととKよシ、その旨なC
PU2に指示する。そして、キー人力装置Tから制御パ
ターンの決定パラメータとして、従来と同様に制御パタ
ーンの各セグメントの時間、勾配、レベルを入力する。
First, in order to program the control pattern, press a specific key on the single-handed device 7.
Instruct PU2. Then, the time, gradient, and level of each segment of the control pattern are inputted from the key human power device T as the parameters for determining the control pattern, as in the conventional case.

入力されたパラメータは、CPU2によってRAM4の
特定の領域に格納される。この時、入力されたパラメー
タは表示器8へも送られ、表示される。
The input parameters are stored in a specific area of the RAM 4 by the CPU 2. At this time, the input parameters are also sent to the display 8 and displayed.

次に、キー人力製置7の特定キーを押すことにより、制
御データの入力をCPU2へ指示した後、オンオフ制御
信号S1、S2、・φ・、Stlの制御データをキー人
力装置7から順次入力する。との制御データは、第4図
忙示すように、オンオフ制御信号の設定通し番号P1オ
ンオン制制御値の番号1(i=1.  ・・・、n)、
それをオンする時刻のセグメントの番号5Gonと、同
セグメントの始点からの経過時間Ton、同オンオフ制
御信号をオフする時刻のセグメントの番号5Goffと
、同セグメントの始点からの経過時間Toffから構成
される。この制御データは、第4図に示すように、CP
U2によJ) RA M 4内の特定領域に入力順に格
納され、同時に表示器8へ送られ表示される。なお、制
御データの入力順は任意である。
Next, by pressing a specific key on the key manual device 7, the CPU 2 is instructed to input control data, and then the control data of the on/off control signals S1, S2, φ, Stl are sequentially input from the key manual device 7. do. As shown in Fig. 4, the control data is as follows: ON/OFF control signal setting serial number P1 ON/ON control value number 1 (i=1. . . . n),
It consists of the segment number 5Gon at the time when it is turned on, the elapsed time Ton from the start point of the same segment, the segment number 5Goff at the time when the on-off control signal is turned off, and the elapsed time Toff from the start point of the same segment. . This control data is as shown in FIG.
The data are stored in a specific area in the RAM 4 in the order of input by U2, and are simultaneously sent to the display 8 and displayed. Note that the input order of the control data is arbitrary.

このような制御データは従来よりもかなシ短縮されるた
め、その記憶と表示に必要とされるRAM4のメモリ領
域および表示器8の表示桁数を減らすことができる。
Since such control data is shorter in kana than in the past, it is possible to reduce the memory area of the RAM 4 and the number of display digits of the display 8 required for storing and displaying the control data.

以上のパラメータおよび制御データのRAM4への格納
と表示器8への転送は、そ0ためのROM3内のプログ
ラムをCP TJ 2で実行することにより為される。
The above parameters and control data are stored in the RAM 4 and transferred to the display 8 by executing the program in the ROM 3 in the CP TJ 2.

なお、RAM4はバッテリでバックアップされており、
装置電源が切断された後も記憶内容は保存される。従っ
て、制御パターンおよびオンオフ制御信号を上述のよう
忙して一度プログラミングすれば、変更しない限り、再
プログラミングは不必要である。
Furthermore, RAM4 is backed up by a battery.
The memory contents are preserved even after the device power is turned off. Therefore, once the control pattern and on/off control signals are programmed as described above, no reprogramming is necessary unless changed.

このようなプログラミングが済んでいるものとして、キ
ー人力装置7のスタートキーが押され、スタート指示が
入力ボート5を介してCPU2に入力されると、CPU
2はROM3内の制御パターン生成プログラムの実行を
開始し、RAMJ内のパラメータに従って制御パターン
の各時点の値(制御パターンデータ)を違法計算し、そ
れを出力ポートロを介して表示器8とデジタル/アナロ
グ変換器9へ出力する。この処理は従来と同様でよいの
で、これ以上の詳細は説明しない。デジタル/アナログ
変換器9は入力された制御パターンデータに対応した制
御パターン電圧■を出力し、また表示器8は制御パター
ンの値を表示する。
Assuming that such programming has been completed, when the start key of the key-powered device 7 is pressed and a start instruction is input to the CPU 2 via the input board 5, the CPU
2 starts execution of the control pattern generation program in the ROM 3, illegally calculates the value at each point in time of the control pattern (control pattern data) according to the parameters in the RAMJ, and sends it to the display 8 and the digital/digital controller via the output port. Output to analog converter 9. Since this process may be the same as the conventional process, further details will not be described. The digital/analog converter 9 outputs a control pattern voltage ■ corresponding to the input control pattern data, and the display 8 displays the value of the control pattern.

このような制御パターン生成処理の実行中に、CPU2
内にお込て一定時間間隔でオンオフ制御信号発生のため
の割シ込みが起こる。乙の割)込みが起こると、CPU
2は制御パターン生成処理を中断し、ROM5内のオン
オフ制御信号発生処理のプログラムを実行する。
During execution of such control pattern generation processing, the CPU 2
Interruptions for generating on/off control signals occur at regular time intervals. When the interrupt occurs, the CPU
Step 2 interrupts the control pattern generation process and executes the program for the on/off control signal generation process in the ROM 5.

第5図は、そのプログラムの簡略化したフローチャート
である。その処理内容を説明すれば、CPU2は、RA
M4から制御データを格納順忙一つずつ読み出し、その
セグメント番号5()oJ:1と現在実行中のセグメン
トの番号SGrとの比較判定を行う(ステップ20)。
FIG. 5 is a simplified flowchart of the program. To explain the processing contents, the CPU 2 uses the RA
The control data is read out one by one from M4 in the storage order, and the segment number 5()oJ:1 is compared with the segment number SGr currently being executed (step 20).

5Gr(SGonならば、ステップ26へ飛び、CPU
2は該浩オンオフ制御信号のオフ指示を信号状態制御回
路10へ出し、同信号をオフせしめる。なお、装置電源
投入時に、オンオフ制御信号81.82、・・・、On
はオフ状態にリセットされている。
5Gr (If SGon, jump to step 26, CPU
2 issues an instruction to turn off the high on/off control signal to the signal state control circuit 10 to turn off the signal. Note that when the device is powered on, the on/off control signals 81, 82, . . . , On
has been reset to the off state.

S G r (S G o nでな秒れば、8GrzS
Gonの判定を行う(ステップ21)。判定結果がN。
S G r (If it is S G on, 8GrzS
Gon is determined (step 21). The judgment result is N.

ならばステップ23へ飛ぶ。判定結果がYESならば、
現セグメントの始点からの経過時間Trと制御データの
TQnとの比較判定を行う(ステップ22)。τr≧T
onでなければ、ステップ26へ飛び、CPU2は該当
オンオフ制御信号のオフを信号状態制御回路1oに指示
する。
If so, jump to step 23. If the judgment result is YES,
A comparison is made between the elapsed time Tr from the start point of the current segment and the control data TQn (step 22). τr≧T
If it is not on, the process jumps to step 26, and the CPU 2 instructs the signal state control circuit 1o to turn off the corresponding on/off control signal.

ステップ22においてTr≧Tonであるならば、また
はステップ210判定結果がNoならば、SGrと30
offとの比較判定を行う(ステップ23)。5Gr)
8Goffならば、ステップ26へ飛ぶ。S G r 
) 8 G o f fでないならば、5Gr=sGo
tto*定を行う(ステップ24)。判定結果がNoな
らばステップ2Tへ飛び、CPU2は該自オンオツ制御
イG号のオンを信号状態制御回路10に指示する。
If Tr≧Ton in step 22, or if the determination result in step 210 is No, SGr and 30
A comparison is made with OFF (step 23). 5Gr)
If 8Goff, jump to step 26. S G r
) 8 If not Go f f, then 5Gr=sGo
tto* is determined (step 24). If the determination result is No, the process jumps to step 2T, and the CPU 2 instructs the signal state control circuit 10 to turn on the self-on/off control signal G.

ステップ24C1判定結果がYESならば、Tr≧To
ffの判定を行い(ステップ25)、判定結果がNoな
らば該当オンオフ制御信号のオン指示を、またYESな
らば、そのオフ指示を信号状態制御回路10へ与える。
If the determination result in step 24C1 is YES, Tr≧To
ff is determined (step 25), and if the determination result is No, an instruction to turn on the corresponding on/off control signal is given to the signal state control circuit 10, and if it is YES, an instruction to turn off the corresponding on/off control signal is given to the signal state control circuit 10.

以上の処理を、RAM4に格納されている最後の制御デ
ータまで終了すると、中断していた制御パターン生成処
理を再開する。
When the above processing is completed up to the last control data stored in the RAM 4, the interrupted control pattern generation processing is resumed.

このように、オンオフ制御信号に関する処理は、制御パ
ターン生成処理を中断して頻繁に行われるため、その処
理時間をできる限シ短くする必要がある。本発明によれ
ば、制御データ、および、それと比較すべきデータ(時
間)は従来よシ短縮されるから、本実施例のようにソフ
トウェアによって比較判定演算を実行しても、その処理
時間を十分短縮できる。また、ハードウェアで実行する
場合は、そのためのハードウェアが簡単になる。
As described above, processing related to on/off control signals is frequently performed by interrupting control pattern generation processing, and therefore, it is necessary to shorten the processing time as much as possible. According to the present invention, the control data and the data (time) to be compared with it can be shortened compared to the conventional method, so even if the comparison judgment operation is executed by software as in this embodiment, the processing time is sufficient. Can be shortened. Also, if you want to do it in hardware, the hardware for that is easier.

ことで、以上の説明から明らかなように、本実施例にお
いては、オンオフ制御信号のオフ期間に繰り返しオフ指
示が、オン期間に繰ヤ返しオン指;、へem≧417:
)/FN?Aly−+zL、JJ−1−竺1/r?)信
号状態制御回路10が誤動作しても、直ちにオンオフ制
御信号を正常な状態に回復できる。
Therefore, as is clear from the above description, in this embodiment, the OFF instruction is repeatedly issued during the OFF period of the ON/OFF control signal, and the ON finger is repeatedly issued during the ON period of the ON/OFF control signal.
)/FN? Aly-+zL, JJ-1-ji1/r? ) Even if the signal state control circuit 10 malfunctions, the on/off control signal can be immediately restored to its normal state.

また、第5図に示した処理は、一つのオンオフ制御信号
を1回だけオンオフするようになっているが、その内容
を一部変更することにより、オンオフ制御信号を複数回
オンオフできることは以上の説明から明らかである。
Furthermore, although the process shown in Figure 5 turns one on-off control signal on and off only once, it is possible to turn on and off the on-off control signal multiple times by partially changing its contents. It is clear from the description.

さらに1本実施例におけるマイクロコンピュータ1の機
能を、ハードウェアに置き換えるととも可能である。
Furthermore, it is possible to replace the functions of the microcomputer 1 in this embodiment with hardware.

〈発明の効果〉 本発明は以上説明し九通)であるから、次のような効果
を得られる。
<Effects of the Invention> Since the present invention has been described above (nine parts), the following effects can be obtained.

(i)、従来のような時間の累積計算を行うことなく、
オンオフ制御信号のオン時刻とオフ時刻を設定でき、そ
の設定作業が容易化、迅速化される。
(i), without performing the conventional cumulative calculation of time,
The on time and off time of the on/off control signal can be set, making the setting work easier and faster.

また、計算間違いによる設定エラーを防止できる。Additionally, setting errors due to calculation errors can be prevented.

6F)、オンオフ制御信号の制御データは従来よル短縮
されるから、制御データを記憶するためのメモリ備曾を
剛域り一また制御データを表示すふための表示器の表示
桁数を減らし、装置のコストダウンを図ることができる
6F) Since the control data of the on/off control signal is shorter than before, the memory capacity for storing the control data is increased, and the number of digits displayed on the display for displaying the control data is reduced. , it is possible to reduce the cost of the device.

clib、制御データと、それと比較するデータ(時間
)の何れも短縮されるから、その比較演算をソフトウェ
アあるいは簡易なハードウェアによって容易かつ高速に
実行できる。とのことも、装置のコストダウンに寄与す
る。
clib, control data, and the data (time) to be compared with them, so the comparison operation can be easily and quickly executed by software or simple hardware. This also contributes to reducing the cost of the device.

(7V)、かくして、操作性に優れた安価なプログラム
設定装置を実現できる。
(7V), thus an inexpensive program setting device with excellent operability can be realized.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の概念図、第2図は制御パターンとオン
オフ制御信号の例を示す波形図、第3図は本発明による
プログラム設定装置を示す概略ブロック図、第4図は同
プログラム設定装置における制御データとその記憶様態
の説明図、第5図は同プログラム設定装置におけるオン
オフ制御信号に関する処理の概略フローチャートである
。 1・・嘩マイクロコンピュータ、211・・C’ P 
U。 3−−−ROM、  4”@、RAJ  5−−−人力
ポート、  6・・・出力ボート、  Tφ・・キー人
力装置、  8・・・表示器、  9・・・デジタル/
アナログ変換器、  10−e・信号状態制御回路。 第3図 第4図 □ 人力・・皮(ス各5勺)・)促) 第5図
Fig. 1 is a conceptual diagram of the present invention, Fig. 2 is a waveform diagram showing examples of control patterns and on/off control signals, Fig. 3 is a schematic block diagram showing a program setting device according to the invention, and Fig. 4 is the program setting. FIG. 5 is an explanatory diagram of control data and its storage format in the device, and is a schematic flowchart of processing related to on/off control signals in the program setting device. 1..fighting microcomputer, 211..C'P
U. 3---ROM, 4"@, RAJ 5---Manual port, 6...Output boat, Tφ...Key human power device, 8...Display, 9...Digital/
Analog converter, 10-e/signal state control circuit. Figure 3 Figure 4 □ Human power... Peel (5 pieces each) Figure 5

Claims (1)

【特許請求の範囲】[Claims] (1)、予めプログラムされた制御パターンの電圧また
は電流を発生するとともに、該制御パターンの進行に合
わせてリレー等をオンオフさせるための複数のオンオフ
制御信号を発生するプログラム設定装置において、該各
オンオフ制御信号のオン時刻およびオフ時刻の情報を、
それぞれ該制御パターンの対応するセグメントの番号と
同セグメントの始点からの経過時間との組み合せから成
る制御データとして入力するための入力手段と、該入力
手段により入力された制御データを記憶するためのデー
タ記憶手段と、該制御パターンの進行中に、該データ記
憶手段に記憶されている制御データと該制御パターンの
実行中セグメントの番号および同セグメントの経過時間
とを繰り返し比較するデータ比較手段と、その比較の結
果にしたがって該各オンオフ制御信号の状態を制御する
信号状態制御手段とを備えることを特徴とするプログラ
ム設定装置。
(1) In a program setting device that generates a voltage or current according to a preprogrammed control pattern, and also generates a plurality of on/off control signals for turning on and off relays, etc. in accordance with the progress of the control pattern, each on/off control signal is generated. The information on the on time and off time of the control signal is
Input means for inputting control data consisting of a combination of the number of a corresponding segment of the control pattern and the elapsed time from the start point of the same segment, and data for storing the control data input by the input means. storage means; data comparison means for repeatedly comparing the control data stored in the data storage means with the number of the segment being executed and the elapsed time of the segment during the progress of the control pattern; A program setting device comprising: signal state control means for controlling the state of each on/off control signal according to the comparison result.
JP15358984A 1984-07-24 1984-07-24 Program setting device Granted JPS6132105A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15358984A JPS6132105A (en) 1984-07-24 1984-07-24 Program setting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15358984A JPS6132105A (en) 1984-07-24 1984-07-24 Program setting device

Publications (2)

Publication Number Publication Date
JPS6132105A true JPS6132105A (en) 1986-02-14
JPH0456321B2 JPH0456321B2 (en) 1992-09-08

Family

ID=15565791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15358984A Granted JPS6132105A (en) 1984-07-24 1984-07-24 Program setting device

Country Status (1)

Country Link
JP (1) JPS6132105A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS638809A (en) * 1986-06-27 1988-01-14 Dainippon Screen Mfg Co Ltd Controlling method for rotation processor
JPH0258803U (en) * 1988-10-24 1990-04-27
JPH0277705U (en) * 1988-12-02 1990-06-14

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5611503A (en) * 1979-07-11 1981-02-04 Japan Atom Energy Res Inst Control method of timing
JPS59108903U (en) * 1983-01-13 1984-07-23 オムロン株式会社 program control device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5611503A (en) * 1979-07-11 1981-02-04 Japan Atom Energy Res Inst Control method of timing
JPS59108903U (en) * 1983-01-13 1984-07-23 オムロン株式会社 program control device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS638809A (en) * 1986-06-27 1988-01-14 Dainippon Screen Mfg Co Ltd Controlling method for rotation processor
JPH0258803U (en) * 1988-10-24 1990-04-27
JPH0277705U (en) * 1988-12-02 1990-06-14

Also Published As

Publication number Publication date
JPH0456321B2 (en) 1992-09-08

Similar Documents

Publication Publication Date Title
JPS6132105A (en) Program setting device
JPS5952303A (en) Programmable controller provided with forcible operating function of input and output data
JP3024719B2 (en) Arithmetic processing method of programmable controller
JPS62286117A (en) Information processor
JP2511172B2 (en) Supervisory control method
JPH01111231A (en) Program transfer control system
JP2731166B2 (en) Programmable controller
JPS6318401A (en) Programming device for programmable controller
JPS6236569B2 (en)
JPH0332803B2 (en)
JPH1011285A (en) Programmable controller and recording medium
JPH0619518A (en) Program calling system
JPS6130282B2 (en)
JPH0610401Y2 (en) Program timer
JP2982129B2 (en) Micro program controller
JPS6356708A (en) Numerical controller
JPH0328905A (en) Input/output transfer method for programmable controller
JPS6236568B2 (en)
JPS58221405A (en) Programmable controller
JPH0792689B2 (en) Sequence controller
JPH05241853A (en) Programmable controller
JPS5949609A (en) Programmable controller equipped with simulation performing function
JPS61272852A (en) How to load the program
JPS6236570B2 (en)
JPH0277973A (en) Automatic wiring process executing system

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term