JPS6132148A - 指定命令トレ−ス方式 - Google Patents

指定命令トレ−ス方式

Info

Publication number
JPS6132148A
JPS6132148A JP15285384A JP15285384A JPS6132148A JP S6132148 A JPS6132148 A JP S6132148A JP 15285384 A JP15285384 A JP 15285384A JP 15285384 A JP15285384 A JP 15285384A JP S6132148 A JPS6132148 A JP S6132148A
Authority
JP
Japan
Prior art keywords
instruction
trace
program counter
register
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15285384A
Other languages
English (en)
Inventor
Yukio Nakano
幸生 中野
Yuzuru Maya
譲 真矢
Shigechika Tsutsui
筒井 茂義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15285384A priority Critical patent/JPS6132148A/ja
Publication of JPS6132148A publication Critical patent/JPS6132148A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、計算機のデバッグ機能中のトレース機能に関
するものである。
〔発明の背景〕
トレース機能は、デバッグプログラムの追跡。
監視を行うものである。16ビツト・マイクロコンピュ
ータ68000 (日立製作新製:商品名)において、
例えばモトローラ社のシステム開発装置EXORMAC
3のデバッガであるMAXBUGにデバッグ機能として
fまれでいる。
従来のトレース方式について、第1図により説明する。
68000は、第3図のようなレジスタ構成になってい
る(喜田祐三、他著r 68000マイクロコンピユー
タ」 (丸善株式会社)参照)。そしてステータスレジ
スタ(SR)の最上位ビットのトレースモードフラグ(
T)をONにして命令を実行するとトレース割り込みが
発生し例外処理ルーチンにジャンプする。この機能を利
用し第1図のようにトレース機能を実現している。
(1)コマンド待ち状態よりトレースコマンドが入力さ
れると、トレース開始アドレス、トレース・モード・フ
ラグをONにした値をスタック18に積み、RTE命令
15を実行する(ステップ11〜15)。
(2)RTE命令15はスタック18に積まれたアドレ
スをプログラムカウンタ(pc)にセットし、その次の
値をステータスレジスタ(SR)にセットする(ステッ
プ15)。
(3)プログラムカウンタ(PC)の示すアドレスの命
令が実行される(ステップ17)。
(4)トレース・モード・フラグ(T)がONなのでト
レース割り込みが発生し、制御がデバツガに返ってくる
(ステップ19)。
(5)その時のプログラムカウンタ(pc)および′ス
テータスレジスタ(SR)およびデータレジスタDo−
D7およびアドレスレジスタAO〜A7の値を表示する
(ステップ16)。
(6)コマンド待ちにもどる(ステップ11)。
このように、−命令実行ごとに結果を画面に表示するも
のであった。それで、デバッグが効率よく行なえなかっ
た。
〔発明の目的〕  一 本発明の目的は、デバッグ機能を強化しプログラムのデ
バッグを、効率よく行なえるようにすることである。
〔発明の概要〕
従来は、トレース結果を一命令ずつ必ず表示していたの
で、ある命令のトレース結果を待たい時、その命令の所
まで一命令ずつトレースを行なわなければならず非常に
効率の悪いものであった。
本発明は、トレースしたい命令を会話的に指定し、それ
らの命令だけについて結果をディスプレイに表示するよ
うにしたことを特徴とするものである。
〔発明の実施例〕
以下、本発明の一実施例の構成及び動作を第2図により
説明する。
(1)トレースを行ないたい命令を、トレース命令テー
ブル37(TIB)に設定する(ステップ33および3
5)。
(2)プログラムカウンタ(PC)及びトレースビット
(T)を立てたステータレジスタ(SR)をスタック1
8に積み、RTE命令実行(ステップ32および36)
(3)トレースビット(T)が立っているため一命令実
行後に制御が返ってくる(ステップ38および42)。
(4)プログラムカウンタ(PC)に示すアドレスの命
令が、トレース命令テーブル37(TIB)に設定され
た命令かチェック(ステップ39および40)。
(5)指定外の命令ならば、上記(2)項から再実行す
る。
(6)指定の命令ならば、プログラムカウンタ(pc)
、ステータレジスタ(SR)、データレジスタDO〜D
7、およびアドレスレジスタAO−A7の値を表示し、
コマンド待ち状態とする(ステップ31)。
〔発明の効果〕
本発明により、指定した命令のみのトレース結果表示が
行え、トレース不必要な命令の画面表示が回避でき、デ
バツ、りを効率よく行なえる。またトレース命令テーブ
ルの拡張により1回数を指定するようにすれば、指定し
た回数目に出て来た命令の実行結果を表示するというこ
とも可能である。
【図面の簡単な説明】
第1図は、従来のトレースの処理の流れを示すブロック
図、第2図は、本発明の一実施例になるトレースの処理
の流れを示すブロック図、第3図は、16ビツト・マイ
クロコンピュータ68000のレジスタ構成を示す図で
ある。 Y I 口

Claims (1)

    【特許請求の範囲】
  1. プログラムの実機デバッグにおいて、トレースしたい命
    令を指定できることを特徴とする指定命令トレース方式
JP15285384A 1984-07-25 1984-07-25 指定命令トレ−ス方式 Pending JPS6132148A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15285384A JPS6132148A (ja) 1984-07-25 1984-07-25 指定命令トレ−ス方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15285384A JPS6132148A (ja) 1984-07-25 1984-07-25 指定命令トレ−ス方式

Publications (1)

Publication Number Publication Date
JPS6132148A true JPS6132148A (ja) 1986-02-14

Family

ID=15549554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15285384A Pending JPS6132148A (ja) 1984-07-25 1984-07-25 指定命令トレ−ス方式

Country Status (1)

Country Link
JP (1) JPS6132148A (ja)

Similar Documents

Publication Publication Date Title
JP5076381B2 (ja) ソフトウェア開発装置及びソフトウェア開発方法
JPS6132148A (ja) 指定命令トレ−ス方式
JPH0465729A (ja) シンボリック・デバッガ
JPS58200349A (ja) マイクロプログラム制御装置
JPH0283749A (ja) マイクロプロセッサの内部割込み制御方式
JPS6292035A (ja) プログラムデバツグ装置
JPH02118733A (ja) タスクの実行制御方式
JPS63205731A (ja) プログラム起動処理方式
JP2659366B2 (ja) デバッグ方法及びその装置
JPS5958512A (ja) ジヨブ選択起動方式
JPH02135545A (ja) デバッガの実行制御処理方式
JPS63271542A (ja) Romデバツガ
JPH0468446A (ja) デバッグ支援装置
JPS6214240A (ja) プログラム検査方式
JPH11191072A (ja) デバッグのブレイク処理方法及びデバッグ処理装置
JPH04235642A (ja) プログラム・モジュールの中断制御方式
JPH02284236A (ja) プログラムデバッグ処理装置
JPH0695910A (ja) 異常処理のための対話型デバッグ制御方式
JPH03262049A (ja) 割り込みによるデバイスドライバデバッギングシステム
JPH01261741A (ja) Faコントローラ
JPH03127140A (ja) プログラム動的生成方式
JPS63257040A (ja) デバツグ方式
JPS6010339A (ja) コマンドパラメ−タ解析方式
JP2001067245A (ja) シミュレーション方法及びシミュレーション装置
JPH02193228A (ja) 情報処理装置