JPS6133060A - デ−タ送信回路 - Google Patents
デ−タ送信回路Info
- Publication number
- JPS6133060A JPS6133060A JP15507584A JP15507584A JPS6133060A JP S6133060 A JPS6133060 A JP S6133060A JP 15507584 A JP15507584 A JP 15507584A JP 15507584 A JP15507584 A JP 15507584A JP S6133060 A JPS6133060 A JP S6133060A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- counter
- clock pulses
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L13/00—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
- H04L13/16—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00 of transmitters, e.g. code-bars, code-discs
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈発明の分野〉
本発明は、例えば識別データ発信装置に用いられ、固定
もしくは半固定のデータを繰り返し送信する送信回路に
関する。
もしくは半固定のデータを繰り返し送信する送信回路に
関する。
〈従来技術とその問題点〉
一般にシリアルのデータを伝送する場合、パリティ付加
方式や反転運送方式等によりデータ伝送中の誤りを検出
するようにしているが、このような方式をハードウェア
で実現しようとすると、パリティ付加回路等の回路が必
要で全体の回路構成が複雑となり、ソフトウェアで実現
しようとすると、そのためのＣＰＵが新たに必要となり
、いずれの場合もコスト高を招く欠点があった。
方式や反転運送方式等によりデータ伝送中の誤りを検出
するようにしているが、このような方式をハードウェア
で実現しようとすると、パリティ付加回路等の回路が必
要で全体の回路構成が複雑となり、ソフトウェアで実現
しようとすると、そのためのＣＰＵが新たに必要となり
、いずれの場合もコスト高を招く欠点があった。
このような欠点は、識別データのような固定もしくは半
固定のデータを繰り返し送信する回路についてもいえる
ことで、従来は、簡単な回路構成でもって正確なデータ
伝送を行ならことがでトる固定もしくは半固定データ用
の送信回路が得られなかった。
固定のデータを繰り返し送信する回路についてもいえる
ことで、従来は、簡単な回路構成でもって正確なデータ
伝送を行ならことがでトる固定もしくは半固定データ用
の送信回路が得られなかった。
〈発明の目的〉
本発明は、上述の問題点に鑑みてなされたものであって
、簡単な回路構成でもって正確に固定もしくは半固定の
データを繰り返し送信しうる送信回路を提供することを
目的とする。
、簡単な回路構成でもって正確に固定もしくは半固定の
データを繰り返し送信しうる送信回路を提供することを
目的とする。
〈発明の構成と効果〉
本発明は、上記の目的を達成するために、固定もしくは
半固定データを繰り返し送信するデータ送信回路におい
て、クロックパルスを出力する発振器と、そのクロック
パルスをカウントするカウンタと、少なくとも繰り返し
送信すべきデータおよびカウンタ制御信号を格納するＲ
ＯＭとを備え、前記ＲＯＭは前記カウンタのカウント出
力によりアドレス指定されて互いに異なる出力端子から
それぞれ送信データおよびカウンタ制御信号を出力する
ようにしたものである。
半固定データを繰り返し送信するデータ送信回路におい
て、クロックパルスを出力する発振器と、そのクロック
パルスをカウントするカウンタと、少なくとも繰り返し
送信すべきデータおよびカウンタ制御信号を格納するＲ
ＯＭとを備え、前記ＲＯＭは前記カウンタのカウント出
力によりアドレス指定されて互いに異なる出力端子から
それぞれ送信データおよびカウンタ制御信号を出力する
ようにしたものである。
本発明は構成上、上述のような特徴を有しているから、
カウンタのカウント動作のに応じてＲＯＭから所要の送
信データが出力され、これによって固定もしくは半固定
データを繰り返し送信することかでと、しかもそのデー
タ伝送を、誤り検出のために新たに専用の回路やＣＰＵ
を設けなくとも、簡単な回路構成でもって正確に行なう
ことがでとる。
カウンタのカウント動作のに応じてＲＯＭから所要の送
信データが出力され、これによって固定もしくは半固定
データを繰り返し送信することかでと、しかもそのデー
タ伝送を、誤り検出のために新たに専用の回路やＣＰＵ
を設けなくとも、簡単な回路構成でもって正確に行なう
ことがでとる。
即ち、データ伝送の誤り検出のためにパリティチェック
方式を実施しようとする場合は、送るべとデータにパリ
ティビットを付加したものを予めＲＯＭに格納し、また
反転伝送方式を実施しようとする場合は、送るべ外デー
タと反転したデータとを予めＲＯＭに格納しておくとい
うように、誤り検出のための付加や変形を適宜施したデ
ータを予めＲ，ＯＭに格納しておけば、これがそのまま
送信されるから、受信側では付加や変形の加わったデー
タから伝送中の誤りを確実に検出することが可能であり
、このためデータ伝送を正確に行なうことができ、従来
のように伝送中の誤り検出のための回路やＣＰＵを必要
としない。
方式を実施しようとする場合は、送るべとデータにパリ
ティビットを付加したものを予めＲＯＭに格納し、また
反転伝送方式を実施しようとする場合は、送るべ外デー
タと反転したデータとを予めＲＯＭに格納しておくとい
うように、誤り検出のための付加や変形を適宜施したデ
ータを予めＲ，ＯＭに格納しておけば、これがそのまま
送信されるから、受信側では付加や変形の加わったデー
タから伝送中の誤りを確実に検出することが可能であり
、このためデータ伝送を正確に行なうことができ、従来
のように伝送中の誤り検出のための回路やＣＰＵを必要
としない。
しかも、ＲＯＭの記憶内容を変更するだけで、送信デー
タの内容変更や伝送方式の違い、繰り返し送信時間の変
更に対処することかでト、種々の用途に使用可能で、利
用範囲が広い。
タの内容変更や伝送方式の違い、繰り返し送信時間の変
更に対処することかでト、種々の用途に使用可能で、利
用範囲が広い。
〈実施例の説明〉
以下、本発明を図面に示す実施例に基づいて詳細に説明
する。第１図は本発明の一実施例のブロック図であって
、該実施例は４ピツＦ構成のシリアルデータを繰り返し
送信するようにしたするものである。同図において、符
号１はクロックパルスを出力する発振器、２は前記発振
器１のクロックパルスをカウントするカウンタ、３は少
なくとも繰り返し送信すべきデータとカウンタ制御信号
とを格納するＲ Ｏ’Ｍで、この実施例では送信データ
にパリティビットが付加されており、別に送信状態を示
す信号を格納している。４はカウンタ制御部、５はスイ
ッチである。
する。第１図は本発明の一実施例のブロック図であって
、該実施例は４ピツＦ構成のシリアルデータを繰り返し
送信するようにしたするものである。同図において、符
号１はクロックパルスを出力する発振器、２は前記発振
器１のクロックパルスをカウントするカウンタ、３は少
なくとも繰り返し送信すべきデータとカウンタ制御信号
とを格納するＲ Ｏ’Ｍで、この実施例では送信データ
にパリティビットが付加されており、別に送信状態を示
す信号を格納している。４はカウンタ制御部、５はスイ
ッチである。
しかして前記カウンタ２のカウント出力はＲＯＭ３のア
ドレス信号となるのであって、該カウンタ２の複数の（
この実施例では４個の）出力端子ＣＯ、Ｃ１、Ｃ２、Ｃ
３はそれぞれＲＯＭ３の同数のアドレス入力端子Ａ Ｏ
、Ａ １ 、Ａ ２ 、Ａ ３に接続されている。ＲＯ
Ｍ３の第１出力端子Ｕ１は送信状態を示す信号を出力す
る端子で、これには発光ダイオード６が接続され、この
発光ダイオード６に正の定電圧Ｖｄが印加されている。
ドレス信号となるのであって、該カウンタ２の複数の（
この実施例では４個の）出力端子ＣＯ、Ｃ１、Ｃ２、Ｃ
３はそれぞれＲＯＭ３の同数のアドレス入力端子Ａ Ｏ
、Ａ １ 、Ａ ２ 、Ａ ３に接続されている。ＲＯ
Ｍ３の第１出力端子Ｕ１は送信状態を示す信号を出力す
る端子で、これには発光ダイオード６が接続され、この
発光ダイオード６に正の定電圧Ｖｄが印加されている。
ＲＯＭ３の第２出力端子Ｕ２はパリティビットが付加さ
れた送信データを出力する端子で、データ送信線７が接
続されている。ＲＯＭ３の第３出力端子Ｕ３はカウンタ
制御信号を出力する端子で、該出力はカウンタ制御部４
を構成する負論理ＮＡＮＤゲート８の一方の入力端子に
入力する。ＮＡＮＤゲート８の他の入力端子には前記ス
イッチ５と抵抗９とが共通に接続され、該抵抗９を介し
て正の定電圧■ｇが印加されている。
れた送信データを出力する端子で、データ送信線７が接
続されている。ＲＯＭ３の第３出力端子Ｕ３はカウンタ
制御信号を出力する端子で、該出力はカウンタ制御部４
を構成する負論理ＮＡＮＤゲート８の一方の入力端子に
入力する。ＮＡＮＤゲート８の他の入力端子には前記ス
イッチ５と抵抗９とが共通に接続され、該抵抗９を介し
て正の定電圧■ｇが印加されている。
次に上記構成の動作を第２図のタイムチャート、および
第３図のＲＯＭ３のアドレス−出力対応図に基づいて説
明する。今、スイッチ５を閉じると、スイッチ出力がＨ
（高）レベルになり、これによってカウンタ２が発振器
１からのクロックパルスをカウントする動作を開始し、
カウンタ２の各出力端子Ｃｏ−Ｃ５にはそれぞれカウン
ト出力が現われる。このカウント出力はアドレス信号と
してＲＯＭ３のアドレス入力端子ＡＯ〜Ａ３にそれぞれ
供給され、カウント動作毎に異なるアドレスが指定され
ることになる。
第３図のＲＯＭ３のアドレス−出力対応図に基づいて説
明する。今、スイッチ５を閉じると、スイッチ出力がＨ
（高）レベルになり、これによってカウンタ２が発振器
１からのクロックパルスをカウントする動作を開始し、
カウンタ２の各出力端子Ｃｏ−Ｃ５にはそれぞれカウン
ト出力が現われる。このカウント出力はアドレス信号と
してＲＯＭ３のアドレス入力端子ＡＯ〜Ａ３にそれぞれ
供給され、カウント動作毎に異なるアドレスが指定され
ることになる。
これによってＲＯＭ３の第１出力端子Ｕ１にＬ（低）レ
ベルの送信状態信号Ｓｓが現われ、発光ダイオード６が
点灯する。これと同時にＲＯＭ３の第２出力端子Ｕ２か
らはパリティビットが付加されたシリアルの送信データ
、即ちスタートビットＳＴ、データビットＤ１〜Ｄ４、
パリティビットＰ、ストップピッ）ＳＰから成る送信デ
ータが出力される。カウンタ２がクロックパルスの一定
数（この実施例では９クロツクパルス）をカウントし、
送信データが１通り出力されたところで、第３出力端子
Ｕ３にＬレベルのカウンタ制御信号Ｓｃが現われ、この
カウンタ制御信号Ｓｃによってカウンタ２がリセットさ
れる。このためカウンタ２は初期状態に戻って新たにク
ロックパルスのカウントし始め、そのカウント出力に応
じて、上記した動作が繰り返され、データ送信線７から
は送信データが繰り返し送信される。
ベルの送信状態信号Ｓｓが現われ、発光ダイオード６が
点灯する。これと同時にＲＯＭ３の第２出力端子Ｕ２か
らはパリティビットが付加されたシリアルの送信データ
、即ちスタートビットＳＴ、データビットＤ１〜Ｄ４、
パリティビットＰ、ストップピッ）ＳＰから成る送信デ
ータが出力される。カウンタ２がクロックパルスの一定
数（この実施例では９クロツクパルス）をカウントし、
送信データが１通り出力されたところで、第３出力端子
Ｕ３にＬレベルのカウンタ制御信号Ｓｃが現われ、この
カウンタ制御信号Ｓｃによってカウンタ２がリセットさ
れる。このためカウンタ２は初期状態に戻って新たにク
ロックパルスのカウントし始め、そのカウント出力に応
じて、上記した動作が繰り返され、データ送信線７から
は送信データが繰り返し送信される。
データ伝送の誤りを検出するためにパリティチェック方
式を採用する場合は、上述のようにパリティビットを付
加した送信データを予めＲＯＭ３に格納しておくが、他
の誤り検出方式を採用する場合は、その方式に応じた付
加、変形を施した送信データを予めＲＯＭ３に格納して
おく。
式を採用する場合は、上述のようにパリティビットを付
加した送信データを予めＲＯＭ３に格納しておくが、他
の誤り検出方式を採用する場合は、その方式に応じた付
加、変形を施した送信データを予めＲＯＭ３に格納して
おく。
上記の実施例においては、データ送信線を単一としシリ
アルのデータを送信するようにしたが、データ送信線を
複数本とし、パラレルのデータを送信するようにしても
よい。
アルのデータを送信するようにしたが、データ送信線を
複数本とし、パラレルのデータを送信するようにしても
よい。
第１図は本発明の一実施例のブロック図、第２図は同実
施例の動作を示すタイムチャート、第３図はＲＯＭにお
けるアドレスと出力の関係を示す対応図である。 １・・・発振器、２・・・カウンタ、３・・・ＲＯＭ、
４・・・カウンタ制御部、７・・・データ信号線。
施例の動作を示すタイムチャート、第３図はＲＯＭにお
けるアドレスと出力の関係を示す対応図である。 １・・・発振器、２・・・カウンタ、３・・・ＲＯＭ、
４・・・カウンタ制御部、７・・・データ信号線。
Claims (1)
- （１）固定もしくは半固定データを繰り返し送信するデ
ータ送信回路において、クロックパルスを出力する発振
器と、そのクロックパルスをカウントするカウンタと、
少なくとも繰り返し送信すべきデータおよびカウンタ制
御信号を格納するＲＯＭとを備え、前記ＲＯＭは前記カ
ウンタのカウント出力によりアドレス指定されて互いに
異なる出力端子からそれぞれ送信データおよびカウンタ
制御信号を出力することを特徴とするデータ送信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15507584A JPS6133060A (ja) | 1984-07-25 | 1984-07-25 | デ−タ送信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15507584A JPS6133060A (ja) | 1984-07-25 | 1984-07-25 | デ−タ送信回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6133060A true JPS6133060A (ja) | 1986-02-15 |
Family
ID=15598104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15507584A Pending JPS6133060A (ja) | 1984-07-25 | 1984-07-25 | デ−タ送信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6133060A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0921657A1 (en) * | 1997-12-02 | 1999-06-09 | Two Way TV Limited | Method and apparatus for transmitting data |
| US6301243B1 (en) | 1997-12-02 | 2001-10-09 | Two Way Tv Limited | Method and apparatus for transmitting data |
-
1984
- 1984-07-25 JP JP15507584A patent/JPS6133060A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0921657A1 (en) * | 1997-12-02 | 1999-06-09 | Two Way TV Limited | Method and apparatus for transmitting data |
| US6301243B1 (en) | 1997-12-02 | 2001-10-09 | Two Way Tv Limited | Method and apparatus for transmitting data |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920008768A (ko) | 반도체기억장치 | |
| KR940002717A (ko) | 직렬 인터페이스 모듈 및 방법 | |
| KR900012162A (ko) | 메모리 원격제어장치 | |
| JPS6133060A (ja) | デ−タ送信回路 | |
| US5059975A (en) | Control signal generation circuit for wireless remote control signal transmitter | |
| DE69426087D1 (de) | Halbleiterspeichergerät mit einer Prüfschaltung | |
| US3993980A (en) | System for hard wiring information into integrated circuit elements | |
| JPH08327678A (ja) | パルス幅測定回路 | |
| KR950004796A (ko) | 시스템 상호접속을 위한 주사 프로그램가능한 검사 행렬 | |
| SU674102A1 (ru) | Ассоциативное запоминающее устройство | |
| SU1540024A1 (ru) | Устройство дл контрол телеграфного тракта | |
| SU1644233A1 (ru) | Оперативное запоминающее устройство с коррекцией ошибок | |
| SU510736A1 (ru) | Устройство дл приема команд телеуправлени | |
| SU1176360A1 (ru) | Устройство дл передачи и приема информации | |
| SU1661770A1 (ru) | Генератор тестов | |
| SU610315A1 (ru) | Устройство дл сопр жени электронной вычислительной машины с телеграфными каналами св зи | |
| SU1439685A1 (ru) | Запоминающее устройство с автономным контролем | |
| SU1040526A1 (ru) | Запоминающее устройство с самоконтролем | |
| SU1509902A2 (ru) | Устройство дл обнаружени ошибок при передаче кодов | |
| SU1317484A1 (ru) | Запоминающее устройство с коррекцией ошибок | |
| SU1472903A1 (ru) | Устройство дл модификации адреса в цифровой сети | |
| SU1658190A1 (ru) | Устройство дл контрол монотонно измен ющегос кода | |
| JPH02183486A (ja) | Ｒａｍ制御回路 | |
| SU734658A1 (ru) | Устройство дл вывода информации | |
| JPH02188836A (ja) | マイクロコンピュータのテストモード設定回路 |