JPS6134108B2 - - Google Patents
Info
- Publication number
- JPS6134108B2 JPS6134108B2 JP50143505A JP14350575A JPS6134108B2 JP S6134108 B2 JPS6134108 B2 JP S6134108B2 JP 50143505 A JP50143505 A JP 50143505A JP 14350575 A JP14350575 A JP 14350575A JP S6134108 B2 JPS6134108 B2 JP S6134108B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- touch
- output
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G21/00—Input or output devices integrated in time-pieces
- G04G21/08—Touch switches specially adapted for time-pieces
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G5/00—Setting, i.e. correcting or changing, the time-indication
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G9/00—Visual time or date indication means
- G04G9/0064—Visual time or date indication means in which functions not related to time can be displayed
- G04G9/007—Visual time or date indication means in which functions not related to time can be displayed combined with a calculator or computing means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
- H03K17/96—Touch switches
- H03K17/962—Capacitive touch switches
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Electric Clocks (AREA)
- Input From Keyboards Or The Like (AREA)
- Calculators And Similar Devices (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は計算機付電子時計の入力部に関するも
のである。
のである。
本発明の目的は計算機付電子時計の入力部の小
型化にある。
型化にある。
通常の小型電卓はリードスイツチあるいは接点
バネから成るキーボードを有しているが、一般に
四則演算を行なう電卓の入力キーは置数入力キ
ー、加減乗除等のフアンクシヨンキー、小数点、
イコール、クリアキー等数多く必要としており、
また計算機能を多くすればするほど入力キーの数
も多くなつている。この電卓の形態を比例的に小
型化し、例えば腕時計に入いる程度の大きさにす
ることは機構的にも無理があるばかりでなく、指
で操作することのできない大きさとなり、操作性
の上で、より大きな欠陥を持つことになる。すな
わち、１つのキーのみ入力させようと思つても無
理で同時に複数のキーを入力させてしまうことの
方が多い。これでは電卓としての機能を全く失な
つてしまう。また計算機付電子腕時計の場合、表
示が時計機能であつてもキー入力がなされ、計算
機回路が動作すると、たとえ表示に表われなくと
も回路での消費電流が増えるのみである。
バネから成るキーボードを有しているが、一般に
四則演算を行なう電卓の入力キーは置数入力キ
ー、加減乗除等のフアンクシヨンキー、小数点、
イコール、クリアキー等数多く必要としており、
また計算機能を多くすればするほど入力キーの数
も多くなつている。この電卓の形態を比例的に小
型化し、例えば腕時計に入いる程度の大きさにす
ることは機構的にも無理があるばかりでなく、指
で操作することのできない大きさとなり、操作性
の上で、より大きな欠陥を持つことになる。すな
わち、１つのキーのみ入力させようと思つても無
理で同時に複数のキーを入力させてしまうことの
方が多い。これでは電卓としての機能を全く失な
つてしまう。また計算機付電子腕時計の場合、表
示が時計機能であつてもキー入力がなされ、計算
機回路が動作すると、たとえ表示に表われなくと
も回路での消費電流が増えるのみである。
本発明は入力部にタツチスイツチを有した計算
機付電子腕時計に関するもので、上記欠点を除き
更に異常入力に対する警報回路を備えている。
機付電子腕時計に関するもので、上記欠点を除き
更に異常入力に対する警報回路を備えている。
以下実施例により説明する。
実施例
本実施例では入力キー群を人体の皮膚抵抗を検
出するタツチスイツチで構成したもので先ずこの
入力スイツチ部の回路構成より説明する。実施例
としてタツチスイツチを用いた理由は接点式スイ
ツチに比し可動部分および接点部分がなく防水
性、接触不良といつた信頼性に関する問題点を解
決するためである。本スイツチはキーと時計ケー
スとは電気的に絶縁されており時計体を腕にはめ
た状態でキーの一つに指で触れることにより皮膚
抵抗により両者に導通をとりスイツチングをとる
ものである。しかし時計体の大きさは小さく、各
キー間隔が大きくとれないため、同時に２つ以上
のキーに触れてしまう恐れがある。この場合には
違つた表示が表われるため、いちいちクリアー
し、注意深く入力させなくてはならない。この多
重入力防止を本発明では指とキーの接触面積の大
小で信号をコントロールすることにより解決した
もので以下第１図に入力部の回路図を示し詳説す
る。タツチ板及びPNP電界効果トランジスタ
（PNP−MOS）またはNPN電界効果トランジスタ
（NPN−MOS）或いはPNP−MOSとNPN−MOS
を相補形に接続したCMOSインバータから成るタ
ツチスイツチ検出部１、先に到達した信号を優先
入力させる多重入力防止回路２、キー入力信号を
BCDコードに変換するエンコーダ３、チヤタリ
ング防止回路４、ビツトタイム信号を入れ１桁を
４ビツトで表わすBCDコード変換回路５、置数
信号が送られてくるシフトレジスタ部６、チヤタ
リング防止回路４におけるセツト信号及びリセツ
ト信号を発し、１回置数するごとに１回発生する
１ワードサイクル信号Ｐ（D1〜D9までのデイジ
ツト信号でなり、例えば448Hzである）を発生す
る入力コントロール部７、読込用Ｆ／Ｆ８、
ROM９、判定用Ｆ／Ｆ１０及び多重入力禁止の
ための信号を発生する多重入力禁止信号作成回路
３８から構成されている。第１図に示した入力部
は、入力キー兼用形あるいはキー独立形の両方に
適用されるよう回路構成を行なつている。そし
て、置数かフアンクシヨンかを判定する回路１１
を備えている。また入力キーの１つに内部照明の
ランプ１２を備えている。更に、予想しない入力
がなされた場合は異常入力警報回路１３で検出し
ている。多重入力の例としてタツチ板１４にのみ
触れるつもりがタツチ板１５にも触れてしまつた
という場合について説明する。（タツチ板１４は
0001すなわち１、タツチ板１５は0010すなわち２
を置数するキーとする）。指先がタツチ板に触れ
ていない時はCMOSインバータ２６及び２７の入
力側は高抵抗R1を介してHighにバイアスされて
いる。抵抗R2はCMOSインバータ２６及び２７
の保護用であり、静電気等による瞬間異常電圧に
よるCMOSゲートの入力破壊を防ぐものである
（1MΩ程度）。しかしながら、CMOSゲートは入
力インピーダンスが非常に高く、保護ダイオード
及び抵抗からなる瞬間異常電圧に対する保護回路
が内蔵されているため、異常電圧が印加されても
充分堪えられる。次にタツチ板１４及び１５に指
先が触れるとCMOSインバータ２６及び２７の入
力側の電圧レベルは、アースと指先間の抵抗（す
なわち、人体の皮膚抵抗）をRSとすると
ＲＳ／ＲＳ＋Ｒ１・ＶDDとなり、RS≪R1ではほぼ0Vとな る。（実験によると皮膚抵抗RSは個人差があるが
ほぼ10MΩ以下の値をとる。従つてR1をたとえば
22MΩに設定する）。前記したように意識的に触
れようとしたのはタツチ板１４であるが、タツチ
板１５にも触れてしまつた場合、タツチ板と指先
の接触面積はタツチ板１５よりタツチ板１４の方
が大きい。従つてタツチ板１５におけるRSはタ
ツチ板１４におけるRSよりも大きくなりほぼ0V
に達するまでの時間が長くなるため第２図ｃとｅ
に示す如くCMOSインバータ２６及び２７の入力
における電圧波形はCMOSインバータ２７の方が
遅れる。この波形をCMOSインバータで整形する
と波形は第２図のｄとｆになる。この出力をOR
結線すると２８における波形は第２図ｇとなる。
これをインバータで反転してリセツト優先のＲ−
Ｓフリツプフロツプ7aのセツト信号として入力さ
れ、かつ第２図ｂに示す、32Hz信号ａに同期した
32Hz信号ｂ（考えられるチヤタリング及び、外部
雑音等より大きな周期をもつ32Hzに同期させるこ
とにより、チヤタリング防止ができる）をリセツ
ト信号として入力させるとＤ形フリツプフロツプ
７Ｃのデータ入力２９は第２図ｈとなりチヤタリ
ングの防止されたきれいな波形になる。Ｄ形フリ
ツプフロツプ７ＣのＱ出力３０は第２図ｉとな
り、それより１ワード（448Hz）遅らせたＤ形フ
リツプフロツプ７ｄのＱ出力は第２図ｊとなりナ
ンドゲートの出力３１は第２図ｋとなる。（CPC
信号は１ワードに１回パルスが発生する信号であ
る）これがチヤタリング防止回路４におけるナン
ドゲート２個よりなるＲ−Ｓフリツプフロツプの
リセツト信号となる。Ｄ形フリツプフロツプ７ｄ
からは、更にフリツプフロツプを経て１ワード信
号Ｐ４３を発生させている。ここで、フアンクシ
ヨンキーと小数点キーを押した時はゲート７ｅで
Ｐ信号４３の発生をカツトしている。またFk1は
フアンクシヨンキーを入力させることにより状態
がHighあるいはLowに変化する信号、CPAは
CPCとＰと論理積出力である。一方、OR結線に
おける２８の信号は多重入力禁止信号作成回路３
８に入力され、これをインバートして別のＲ−Ｓ
フリープフロツプ７ｂのセツト信号とし、リセツ
ト信号は前記した第２図ｋを入力させている。そ
して図の如くインバータにコンデンサをつけ、Ｒ
−Ｓフリツプフロツプ７ｂの信号（第２図ｌ）
波形を第２図ｍの如くなまらせ、２つの信号をア
ンドゲートに入力させるとその出力は第２図ｎの
波形を有する多重入力禁止信号となる。以上の様
な遅延回路を通過した信号ｎは２ａ及び２ｂのナ
ンドゲートに入力させることにより、その出力３
２は第２図ｏとなり、２ｂの出力３３はHighの
ままとなりそのあとのＲ−Ｓフリツプフロツプは
セツトされない。すなわちタツチ板１４の信号の
みが検出されたことになりタツチ板１５の信号は
カツトされる。このように最初に来た信号を検出
し、その信号で多入力禁止のための信号（第２図
ｎ）を作ることにより、最初の信号より遅れてき
た信号はカツトされたことになる。Ｄ形フリツプ
フロツプ３４の入力信号３５は第２図ｐとなりＤ
形フリツプフロツプ３４の出力３６は第２図ｑ
となり、0001信号T1のビツトタイム信号のみ転
送され、他の信号は全く送られない。この信号を
１ワード分（Ｐのパルス幅）だけ取出しシフトレ
ジスタ６に送つている。前記したことは他のタツ
チ板においても全く同様にいえる。
出するタツチスイツチで構成したもので先ずこの
入力スイツチ部の回路構成より説明する。実施例
としてタツチスイツチを用いた理由は接点式スイ
ツチに比し可動部分および接点部分がなく防水
性、接触不良といつた信頼性に関する問題点を解
決するためである。本スイツチはキーと時計ケー
スとは電気的に絶縁されており時計体を腕にはめ
た状態でキーの一つに指で触れることにより皮膚
抵抗により両者に導通をとりスイツチングをとる
ものである。しかし時計体の大きさは小さく、各
キー間隔が大きくとれないため、同時に２つ以上
のキーに触れてしまう恐れがある。この場合には
違つた表示が表われるため、いちいちクリアー
し、注意深く入力させなくてはならない。この多
重入力防止を本発明では指とキーの接触面積の大
小で信号をコントロールすることにより解決した
もので以下第１図に入力部の回路図を示し詳説す
る。タツチ板及びPNP電界効果トランジスタ
（PNP−MOS）またはNPN電界効果トランジスタ
（NPN−MOS）或いはPNP−MOSとNPN−MOS
を相補形に接続したCMOSインバータから成るタ
ツチスイツチ検出部１、先に到達した信号を優先
入力させる多重入力防止回路２、キー入力信号を
BCDコードに変換するエンコーダ３、チヤタリ
ング防止回路４、ビツトタイム信号を入れ１桁を
４ビツトで表わすBCDコード変換回路５、置数
信号が送られてくるシフトレジスタ部６、チヤタ
リング防止回路４におけるセツト信号及びリセツ
ト信号を発し、１回置数するごとに１回発生する
１ワードサイクル信号Ｐ（D1〜D9までのデイジ
ツト信号でなり、例えば448Hzである）を発生す
る入力コントロール部７、読込用Ｆ／Ｆ８、
ROM９、判定用Ｆ／Ｆ１０及び多重入力禁止の
ための信号を発生する多重入力禁止信号作成回路
３８から構成されている。第１図に示した入力部
は、入力キー兼用形あるいはキー独立形の両方に
適用されるよう回路構成を行なつている。そし
て、置数かフアンクシヨンかを判定する回路１１
を備えている。また入力キーの１つに内部照明の
ランプ１２を備えている。更に、予想しない入力
がなされた場合は異常入力警報回路１３で検出し
ている。多重入力の例としてタツチ板１４にのみ
触れるつもりがタツチ板１５にも触れてしまつた
という場合について説明する。（タツチ板１４は
0001すなわち１、タツチ板１５は0010すなわち２
を置数するキーとする）。指先がタツチ板に触れ
ていない時はCMOSインバータ２６及び２７の入
力側は高抵抗R1を介してHighにバイアスされて
いる。抵抗R2はCMOSインバータ２６及び２７
の保護用であり、静電気等による瞬間異常電圧に
よるCMOSゲートの入力破壊を防ぐものである
（1MΩ程度）。しかしながら、CMOSゲートは入
力インピーダンスが非常に高く、保護ダイオード
及び抵抗からなる瞬間異常電圧に対する保護回路
が内蔵されているため、異常電圧が印加されても
充分堪えられる。次にタツチ板１４及び１５に指
先が触れるとCMOSインバータ２６及び２７の入
力側の電圧レベルは、アースと指先間の抵抗（す
なわち、人体の皮膚抵抗）をRSとすると
ＲＳ／ＲＳ＋Ｒ１・ＶDDとなり、RS≪R1ではほぼ0Vとな る。（実験によると皮膚抵抗RSは個人差があるが
ほぼ10MΩ以下の値をとる。従つてR1をたとえば
22MΩに設定する）。前記したように意識的に触
れようとしたのはタツチ板１４であるが、タツチ
板１５にも触れてしまつた場合、タツチ板と指先
の接触面積はタツチ板１５よりタツチ板１４の方
が大きい。従つてタツチ板１５におけるRSはタ
ツチ板１４におけるRSよりも大きくなりほぼ0V
に達するまでの時間が長くなるため第２図ｃとｅ
に示す如くCMOSインバータ２６及び２７の入力
における電圧波形はCMOSインバータ２７の方が
遅れる。この波形をCMOSインバータで整形する
と波形は第２図のｄとｆになる。この出力をOR
結線すると２８における波形は第２図ｇとなる。
これをインバータで反転してリセツト優先のＲ−
Ｓフリツプフロツプ7aのセツト信号として入力さ
れ、かつ第２図ｂに示す、32Hz信号ａに同期した
32Hz信号ｂ（考えられるチヤタリング及び、外部
雑音等より大きな周期をもつ32Hzに同期させるこ
とにより、チヤタリング防止ができる）をリセツ
ト信号として入力させるとＤ形フリツプフロツプ
７Ｃのデータ入力２９は第２図ｈとなりチヤタリ
ングの防止されたきれいな波形になる。Ｄ形フリ
ツプフロツプ７ＣのＱ出力３０は第２図ｉとな
り、それより１ワード（448Hz）遅らせたＤ形フ
リツプフロツプ７ｄのＱ出力は第２図ｊとなりナ
ンドゲートの出力３１は第２図ｋとなる。（CPC
信号は１ワードに１回パルスが発生する信号であ
る）これがチヤタリング防止回路４におけるナン
ドゲート２個よりなるＲ−Ｓフリツプフロツプの
リセツト信号となる。Ｄ形フリツプフロツプ７ｄ
からは、更にフリツプフロツプを経て１ワード信
号Ｐ４３を発生させている。ここで、フアンクシ
ヨンキーと小数点キーを押した時はゲート７ｅで
Ｐ信号４３の発生をカツトしている。またFk1は
フアンクシヨンキーを入力させることにより状態
がHighあるいはLowに変化する信号、CPAは
CPCとＰと論理積出力である。一方、OR結線に
おける２８の信号は多重入力禁止信号作成回路３
８に入力され、これをインバートして別のＲ−Ｓ
フリープフロツプ７ｂのセツト信号とし、リセツ
ト信号は前記した第２図ｋを入力させている。そ
して図の如くインバータにコンデンサをつけ、Ｒ
−Ｓフリツプフロツプ７ｂの信号（第２図ｌ）
波形を第２図ｍの如くなまらせ、２つの信号をア
ンドゲートに入力させるとその出力は第２図ｎの
波形を有する多重入力禁止信号となる。以上の様
な遅延回路を通過した信号ｎは２ａ及び２ｂのナ
ンドゲートに入力させることにより、その出力３
２は第２図ｏとなり、２ｂの出力３３はHighの
ままとなりそのあとのＲ−Ｓフリツプフロツプは
セツトされない。すなわちタツチ板１４の信号の
みが検出されたことになりタツチ板１５の信号は
カツトされる。このように最初に来た信号を検出
し、その信号で多入力禁止のための信号（第２図
ｎ）を作ることにより、最初の信号より遅れてき
た信号はカツトされたことになる。Ｄ形フリツプ
フロツプ３４の入力信号３５は第２図ｐとなりＤ
形フリツプフロツプ３４の出力３６は第２図ｑ
となり、0001信号T1のビツトタイム信号のみ転
送され、他の信号は全く送られない。この信号を
１ワード分（Ｐのパルス幅）だけ取出しシフトレ
ジスタ６に送つている。前記したことは他のタツ
チ板においても全く同様にいえる。
従来のような接点式キーボードを有する腕時計
においてはスペースが小さいため同時に複数個の
キーに触れてしまい、複数の信号が入力されてし
まう。しかし、人体の皮膚抵抗検出形のタツチス
イツチをキーボードに使用すると、接触面積の違
いが信号の遅れとなつて出てくる。この遅れを利
用して第１図の回路で最も早く入力された信号を
検出し、他の信号をカツトすることが可能となつ
た。従つて、多重打キーによる多量入力は避けら
れ、誤動作の少ないキーボードを得ることができ
る。
においてはスペースが小さいため同時に複数個の
キーに触れてしまい、複数の信号が入力されてし
まう。しかし、人体の皮膚抵抗検出形のタツチス
イツチをキーボードに使用すると、接触面積の違
いが信号の遅れとなつて出てくる。この遅れを利
用して第１図の回路で最も早く入力された信号を
検出し、他の信号をカツトすることが可能となつ
た。従つて、多重打キーによる多量入力は避けら
れ、誤動作の少ないキーボードを得ることができ
る。
時計機能時におけるキー入力があると、表示は
されなくとも回路が動作して消費電流が増えるこ
とになる。従つて本発明では各タツチ板とCMOS
インバータの間にNMOSトランジスタ３７を有
し、各NMOSトランジスタ３７のゲートには時計
機能High、計算機能時Lowなる信号３８を与え
ておくことにより時計機能時にはNMOSトランジ
スタ３７はOFFとなり、キーを操作しても回路
は動作せず、電流は流れないことになる。例外と
して、タツチ板１４の部分にはNMOSトランジス
タは設けていない。これは時計機能時に時分秒と
月日の切り換えを行なう切り換えスイツチとなつ
ているためである。
されなくとも回路が動作して消費電流が増えるこ
とになる。従つて本発明では各タツチ板とCMOS
インバータの間にNMOSトランジスタ３７を有
し、各NMOSトランジスタ３７のゲートには時計
機能High、計算機能時Lowなる信号３８を与え
ておくことにより時計機能時にはNMOSトランジ
スタ３７はOFFとなり、キーを操作しても回路
は動作せず、電流は流れないことになる。例外と
して、タツチ板１４の部分にはNMOSトランジス
タは設けていない。これは時計機能時に時分秒と
月日の切り換えを行なう切り換えスイツチとなつ
ているためである。
更に、計算機能状態になつており、タツチスイ
ツチキーボードが水やゴミ等により入力がされて
しまうと、その入力信号が表示されてしまう。こ
のような時は異常入力警報回路１３におけるＲ−
Ｓフリツプフロツプのセツト信号４４は発生する
が、リセツト信号４５が発生しないため出力４６
はLowになりつぱなしになる。常時はHighであ
るが、前記Low状態の継続を検出し、この信号で
表示体の小数点を駆動し、小数点を点灯あるいは
点滅させることにより使用者に異常状態を知らせ
ている。
ツチキーボードが水やゴミ等により入力がされて
しまうと、その入力信号が表示されてしまう。こ
のような時は異常入力警報回路１３におけるＲ−
Ｓフリツプフロツプのセツト信号４４は発生する
が、リセツト信号４５が発生しないため出力４６
はLowになりつぱなしになる。常時はHighであ
るが、前記Low状態の継続を検出し、この信号で
表示体の小数点を駆動し、小数点を点灯あるいは
点滅させることにより使用者に異常状態を知らせ
ている。
以上のように本発明によれば入力端をタツチス
イツチキーボードで構成し、しかも二重打ちを接
触面積の差によつて完全に防止することにより小
さなキーボードでも誤動作が生ぜず、超小型の計
算機付電子時計を実現することを可能にした。
イツチキーボードで構成し、しかも二重打ちを接
触面積の差によつて完全に防止することにより小
さなキーボードでも誤動作が生ぜず、超小型の計
算機付電子時計を実現することを可能にした。
第１図は本発明による計算機付電子腕時計の入
力検出回路、第２図はそのタイミングチヤートで
ある。 １……タツチスイツチ検出部、２……多重入力
防止回路、３……エンコーダ、４……チヤタリン
グ防止回路、５……BCDコード変換回路、６…
…シフトレジスタ部、７……入力コントロール
部、８……読込用Ｆ／Ｆ、９……ROM、１０…
…判定用Ｆ／Ｆ、１１……フアンクシヨン判定回
路、１２……内部照明用ランプ、１３……異常入
力検出回路、１４〜２５……タツチ板、２６，２
７……CMOSインバータ、３７……NMOSトラン
ジスタ、３８……多重入力禁止信号作成回路。
力検出回路、第２図はそのタイミングチヤートで
ある。 １……タツチスイツチ検出部、２……多重入力
防止回路、３……エンコーダ、４……チヤタリン
グ防止回路、５……BCDコード変換回路、６…
…シフトレジスタ部、７……入力コントロール
部、８……読込用Ｆ／Ｆ、９……ROM、１０…
…判定用Ｆ／Ｆ、１１……フアンクシヨン判定回
路、１２……内部照明用ランプ、１３……異常入
力検出回路、１４〜２５……タツチ板、２６，２
７……CMOSインバータ、３７……NMOSトラン
ジスタ、３８……多重入力禁止信号作成回路。
Claims (1)
- １ 時計機能と計算機能を有する計算機付電子時
計において、入力部はタツチスイツチ検出部１、
多重入力防止回路２及び多重入力禁止のための信
号を作成する多重入力禁止信号作成回路３８を具
備し、前記タツチスイツチ検出部１は複数のタツ
チ板、前記タツチ板に接続される抵抗及びCMOS
インバータより構成され、前記多重入力防止回路
２は前記CMOSインバータの出力をOR入力する
ORゲート部と前記CMOSインバータの出力と前
記多重入力禁止のための信号を入力し、前記タツ
チ板の接触面が最大の前記タツチ板以外の入力を
禁止するためのナンドゲートよりなり、前記多重
入力禁止信号作成回路は前記ORゲート部の出力
を入力するＲ−Ｓフリツプフロツプ、前記Ｒ−Ｓ
フリツプフロツプの出力をなまらせる容量成分及
び前記Ｒ−Ｓフリツプフロツプの出力と前記容量
成分の一端の電圧を入力し、前記多重入力禁止の
ための信号を出力するアンドゲートよりなること
を特徴とする計算機付電子時計。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50143505A JPS5267367A (en) | 1975-12-01 | 1975-12-01 | Electronic wristwach with calculator |
| CH1276576A CH616816B (de) | 1975-10-08 | 1976-10-08 | Elektronische armbanduhr. |
| US05/730,763 US4105902A (en) | 1975-10-08 | 1976-10-08 | Touch sensitive input for electronic wristwatch and/or electronic calculator |
| GB48990/76A GB1573410A (en) | 1975-12-01 | 1976-11-24 | Electronic timepieces |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50143505A JPS5267367A (en) | 1975-12-01 | 1975-12-01 | Electronic wristwach with calculator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5267367A JPS5267367A (en) | 1977-06-03 |
| JPS6134108B2 true JPS6134108B2 (ja) | 1986-08-06 |
Family
ID=15340277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50143505A Granted JPS5267367A (en) | 1975-10-08 | 1975-12-01 | Electronic wristwach with calculator |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS5267367A (ja) |
| GB (1) | GB1573410A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8247744B2 (en) | 2007-01-22 | 2012-08-21 | Panasonic Corporation | Cooking device |
| EP2175692A1 (en) * | 2007-06-22 | 2010-04-14 | Panasonic Corporation | Cooking device |
-
1975
- 1975-12-01 JP JP50143505A patent/JPS5267367A/ja active Granted
-
1976
- 1976-11-24 GB GB48990/76A patent/GB1573410A/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| GB1573410A (en) | 1980-08-20 |
| JPS5267367A (en) | 1977-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4105902A (en) | Touch sensitive input for electronic wristwatch and/or electronic calculator | |
| US6868046B2 (en) | Electronic watch including capacitive keys on its crystal | |
| FR2630559B2 (fr) | Clavier electronique actionnable d'une seule main | |
| JPS6015903B2 (ja) | 計算機付電子腕時計 | |
| CN201518095U (zh) | 一种触摸屏手表结构 | |
| US4255802A (en) | Electronic timepiece | |
| JPS63163491U (ja) | ||
| JPS5810335A (ja) | 電子時計用タッチスイッチの誤動作防止装置 | |
| JPH0648299B2 (ja) | 電子時計用回転スイッチ | |
| JPS6134108B2 (ja) | ||
| JPH0459727B2 (ja) | ||
| JPS61111485A (ja) | 電子時計 | |
| GB1573408A (en) | Electronic timepieces | |
| JPS5928013B2 (ja) | タッチスイッチ装置 | |
| GB1573409A (en) | Keyboard actuated electronic apparatus | |
| CN114578939A (zh) | 一种单线唤醒和按键检测的电路 | |
| JPS583116B2 (ja) | 電子鎖錠装置 | |
| KR900001022Y1 (ko) | 전자 손목시계용 스위치 장치 | |
| JPS5885637A (ja) | タツチスイツチ装置 | |
| JPS60133617A (ja) | タツチスイツチ装置 | |
| JPS5849893B2 (ja) | キ−入力装置 | |
| JP2010020566A (ja) | 電子機器、電子機器制御プログラム及び電子機器制御方法 | |
| JPS6036034B2 (ja) | リユーズ不要の電子時計 | |
| SU822359A1 (ru) | Сенсорный коммутатор | |
| JPS6033551Y2 (ja) | 小型電子機器におけるタツチスイツチ装置 |