JPS613411A - リフトオフ処理方法 - Google Patents
リフトオフ処理方法Info
- Publication number
- JPS613411A JPS613411A JP60022143A JP2214385A JPS613411A JP S613411 A JPS613411 A JP S613411A JP 60022143 A JP60022143 A JP 60022143A JP 2214385 A JP2214385 A JP 2214385A JP S613411 A JPS613411 A JP S613411A
- Authority
- JP
- Japan
- Prior art keywords
- lift
- layer
- substrate
- metal
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
- H10W20/058—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches by depositing on sacrificial masks, e.g. using lift-off
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/039—Macromolecular compounds which are photodegradable, e.g. positive electron resists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
- H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
- H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
- H10P76/202—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials for lift-off processes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/951—Lift-off
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Spectroscopy & Molecular Physics (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、高集積密度の半導体の結線金属システムを
形成するための処理方法に関し、特に平面化さ孔だ表面
をもつ安定化された層に埋め込まれた多層金属構造に必
要なリフトオフ物質の処理方法に関するものである。
形成するための処理方法に関し、特に平面化さ孔だ表面
をもつ安定化された層に埋め込まれた多層金属構造に必
要なリフトオフ物質の処理方法に関するものである。
集積回路デバイスにおける結線金属システムを形成する
ための典型的処理方法には、所望の金属パターンをフォ
トレジストの露光及び現像によって画成してそのあとス
パッタエツチングまたは反応性イオンエツチングを行う
ことと、金属を付着することとが含まれる。さらに、絶
縁層に形成した貫通孔を介して下方の層と金属対金属の
接触をはかるために第２の金属レベルが同様に画成され
る。半導体の多層金属処理を行うために一般的に採用さ
れる別の方法としては、次の文献に示すように消耗可能
なマスク法（ｅｘｐｅｎｄａｂｌｅ ｍａｓｋｍｅｔｈ
ｏｄ ）、 リフトオフ法（１ｉｆｔ−ｏｆｆ ｍｅｔ
ｈｏｄ）、またはステンシル法（５ｔｅｎｃｉｌ ｍｅ
ｔｈｏｄ ）と呼ばれるものがある： （１）１９６７年１０月発行のに、Ｃ，７（Ｈｕ ）の
゛°消耗可能なマスク：蒸着金属薄膜形成のための新し
い技術（Ａ Ｎｅｗ Ｊｅｃｈｎｉｑｕｅ ｆｏｒＰａ
ｔｔｅｒｎｉｎｇ Ｅｖａｐｏｒａｔｅｄ Ｍｅｔａｌ
Ｆｉ Ｉｍｓ ） ”と題する論文 （１１） ”正確な影像をつくり出す方法（Ｍｅｔｈ
ｏｄ ｏｆＰｒｏｄｕｃｉｎｇ Ｐｒｅｃｉｓｉｏｎ
Ｉｍａｇｅｓ）”と題する、１９５１年７月３日発行の
米国特許第２５５９３８９号 また、リフトオフ方法の改良は米国特許第３８４９１３
６号、第４００４０４４号、第４２０２９１４号に記載
されており、これらによれば先ず半導体基板上に非感光
性の有機ポリマ薄膜がスピン塗布され、熱的に安定化さ
せるために硬化される。そのあと、その有機ポリマ薄膜
には障壁層として、好ましくは金属マスクである無機物
質の薄膜が重ねられ、さらにレジストｅが重ねられる。
ための典型的処理方法には、所望の金属パターンをフォ
トレジストの露光及び現像によって画成してそのあとス
パッタエツチングまたは反応性イオンエツチングを行う
ことと、金属を付着することとが含まれる。さらに、絶
縁層に形成した貫通孔を介して下方の層と金属対金属の
接触をはかるために第２の金属レベルが同様に画成され
る。半導体の多層金属処理を行うために一般的に採用さ
れる別の方法としては、次の文献に示すように消耗可能
なマスク法（ｅｘｐｅｎｄａｂｌｅ ｍａｓｋｍｅｔｈ
ｏｄ ）、 リフトオフ法（１ｉｆｔ−ｏｆｆ ｍｅｔ
ｈｏｄ）、またはステンシル法（５ｔｅｎｃｉｌ ｍｅ
ｔｈｏｄ ）と呼ばれるものがある： （１）１９６７年１０月発行のに、Ｃ，７（Ｈｕ ）の
゛°消耗可能なマスク：蒸着金属薄膜形成のための新し
い技術（Ａ Ｎｅｗ Ｊｅｃｈｎｉｑｕｅ ｆｏｒＰａ
ｔｔｅｒｎｉｎｇ Ｅｖａｐｏｒａｔｅｄ Ｍｅｔａｌ
Ｆｉ Ｉｍｓ ） ”と題する論文 （１１） ”正確な影像をつくり出す方法（Ｍｅｔｈ
ｏｄ ｏｆＰｒｏｄｕｃｉｎｇ Ｐｒｅｃｉｓｉｏｎ
Ｉｍａｇｅｓ）”と題する、１９５１年７月３日発行の
米国特許第２５５９３８９号 また、リフトオフ方法の改良は米国特許第３８４９１３
６号、第４００４０４４号、第４２０２９１４号に記載
されており、これらによれば先ず半導体基板上に非感光
性の有機ポリマ薄膜がスピン塗布され、熱的に安定化さ
せるために硬化される。そのあと、その有機ポリマ薄膜
には障壁層として、好ましくは金属マスクである無機物
質の薄膜が重ねられ、さらにレジストｅが重ねられる。
その所望の金属パターンは集積回路の製造分野で利用さ
れる周知のフォトリソグラフィック技術を用いて形成さ
れたものである。その金属マスクは、基底層を貫通して
基板にまで達する影像的な開口を形成するための反応性
エツチングを行う間に、酸素との反応性を有するイオン
エッチ障壁としてのはたらきを行う。そのあとの金属化
ステップと゛リフトオフ”マスクの除去には、基底のポ
リマ薄膜を溶解し、膨張させ、もしくは離脱させ、以て
基板上に影像的な金属パターンの形成するための、溶剤
への浸沈工程を含む周知の技術が用いられる。
れる周知のフォトリソグラフィック技術を用いて形成さ
れたものである。その金属マスクは、基底層を貫通して
基板にまで達する影像的な開口を形成するための反応性
エツチングを行う間に、酸素との反応性を有するイオン
エッチ障壁としてのはたらきを行う。そのあとの金属化
ステップと゛リフトオフ”マスクの除去には、基底のポ
リマ薄膜を溶解し、膨張させ、もしくは離脱させ、以て
基板上に影像的な金属パターンの形成するための、溶剤
への浸沈工程を含む周知の技術が用いられる。
上述の方法には、多重レベル釡属構造に適用した場合に
平面度が保たれない、という問題が生じる。そこでこの
問題を克服するための、さらに改良されたリフトオフ技
術が米国特許第３９８５５９７号に記載されている。結
線金属システムを形成するための方法としてこの文献中
で特許請求されているプレーナプロセスによれば、基底
層が基板上に付着され、そのあと溶液により除去可能な
リフトオフ層と酸素による反応性イオンエツチングに抵
抗を有する薄膜層と、レジスト層とが付着される。所望
の金属パターンは通常のフォトリングラフイック技術に
よシ画成され、次にＣＦ４ と０ とで交互に反応性イ
オンエツチングを行うことによって、基板にまで達する
ようにその金属、ノ＜ターンが下方の層に複写される。
平面度が保たれない、という問題が生じる。そこでこの
問題を克服するための、さらに改良されたリフトオフ技
術が米国特許第３９８５５９７号に記載されている。結
線金属システムを形成するための方法としてこの文献中
で特許請求されているプレーナプロセスによれば、基底
層が基板上に付着され、そのあと溶液により除去可能な
リフトオフ層と酸素による反応性イオンエツチングに抵
抗を有する薄膜層と、レジスト層とが付着される。所望
の金属パターンは通常のフォトリングラフイック技術に
よシ画成され、次にＣＦ４ と０ とで交互に反応性イ
オンエツチングを行うことによって、基板にまで達する
ようにその金属、ノ＜ターンが下方の層に複写される。
このあと金属化工程があシ、さらにＮ−メチルピロリド
ンのような溶液に浸すことによりリフトオフが行なわれ
る。
ンのような溶液に浸すことによりリフトオフが行なわれ
る。
米国特許第、３９８．５５９７号で特許請求されている
プレーナプロセスに好適な物質は、基底層としてはポリ
イミド、リフトオフ層としてはインペリアル・ケミカル
・インダストリ社（ＩｍｐｅｒｉａｌＣｈｅｍｉｃａｌ
Ｉｎｄｕｓｔｒｙ）から入手可能なポリスルホン樹脂
であシ、フォトレジ２ト層に被せられるマスク層として
はガラス樹脂ポリマ（例′えば、オーウエンス・イリノ
イ社（Ｏｗｅｎｓ ｌ１ｌｉｎｏｉｓ 。
プレーナプロセスに好適な物質は、基底層としてはポリ
イミド、リフトオフ層としてはインペリアル・ケミカル
・インダストリ社（ＩｍｐｅｒｉａｌＣｈｅｍｉｃａｌ
Ｉｎｄｕｓｔｒｙ）から入手可能なポリスルホン樹脂
であシ、フォトレジ２ト層に被せられるマスク層として
はガラス樹脂ポリマ（例′えば、オーウエンス・イリノ
イ社（Ｏｗｅｎｓ ｌ１ｌｉｎｏｉｓ 。
Ｉｎｃ、）の°′ガラス樹脂″タイプ６５０）が好まし
い。この方法はＬＳＩ回路の製造においてきわめて重要
なプレーナ多重レベル金属処理を提供するように構成さ
れているけれども、リフトオフ層としての、周知のポリ
スルホン樹脂の性能に依然として限界があった。
い。この方法はＬＳＩ回路の製造においてきわめて重要
なプレーナ多重レベル金属処理を提供するように構成さ
れているけれども、リフトオフ層としての、周知のポリ
スルホン樹脂の性能に依然として限界があった。
例えば、ポリスルホン樹脂をリフトオフするためには、
８０〜８５℃のＮメチルピロリドンなどの強力な溶解液
に長時間浸しておく必要がある。
８０〜８５℃のＮメチルピロリドンなどの強力な溶解液
に長時間浸しておく必要がある。
ところが、このような条件下では、溶剤への浸沈によシ
、エツチングの停止膜としてビルトインされている♀化
シリコン膜にひび割れが生じるため、完全に硬化したポ
リイミドの基底層が膨出してしまう。さらに、リフトオ
フに必要な浸沈時間は金属蒸着の条件によって影響され
、ばらつきがある。
、エツチングの停止膜としてビルトインされている♀化
シリコン膜にひび割れが生じるため、完全に硬化したポ
リイミドの基底層が膨出してしまう。さらに、リフトオ
フに必要な浸沈時間は金属蒸着の条件によって影響され
、ばらつきがある。
例えば、金属化プロセスを電子ビーム蒸着によって行う
場合は、高周波（ＲＦ）蒸着によって行う場合よりも浸
沈時間が長くかかることが観察されている。また、ポリ
スルホン樹脂は湿度に敏感であるため、被覆処理は低湿
度に制御された環境下で行なわなくてはならないが、す
ると基板上に薄膜をスピン塗付する際にその薄膜からと
きどき湿気を除去する必要が生じるとともに、高温で硬
化を行うときに接触層にひび割れが生じる。
場合は、高周波（ＲＦ）蒸着によって行う場合よりも浸
沈時間が長くかかることが観察されている。また、ポリ
スルホン樹脂は湿度に敏感であるため、被覆処理は低湿
度に制御された環境下で行なわなくてはならないが、す
ると基板上に薄膜をスピン塗付する際にその薄膜からと
きどき湿気を除去する必要が生じるとともに、高温で硬
化を行うときに接触層にひび割れが生じる。
この発明は、多重レベル金属構造の製造の全体的なプロ
セスを改良するために、ポリスルホンリフトオフ物質を
別のより好ましい物質に置き換えることに関するもので
ある。
セスを改良するために、ポリスルホンリフトオフ物質を
別のより好ましい物質に置き換えることに関するもので
ある。
そこでこの発明の主な目的は、集積回路技術に採用され
るリフトオフプロセスに適した、改良された物質とプロ
セスとを提供することにある。
るリフトオフプロセスに適した、改良された物質とプロ
セスとを提供することにある。
この発明の一つの目的は、金属結線システム用のリフト
オフ方法を提供することにある。
オフ方法を提供することにある。
この発明の別の目的は、従来のポリスルホン・リフトオ
フ層を、金属化のあとのリフトオフマスクの除去にあま
り厳密な条件を要さないようなポリマ被覆に置き換える
ことにあるっ この発明のさらに別の目的は、下層のポリイミド薄膜の
膨張と、それに関連して生じる、シリコン窒化膜やシリ
コン配化膜などの上層の障壁膜のひびわれとを防止する
ことのできるリフトオフ方法を提供することにある。
フ層を、金属化のあとのリフトオフマスクの除去にあま
り厳密な条件を要さないようなポリマ被覆に置き換える
ことにあるっ この発明のさらに別の目的は、下層のポリイミド薄膜の
膨張と、それに関連して生じる、シリコン窒化膜やシリ
コン配化膜などの上層の障壁膜のひびわれとを防止する
ことのできるリフトオフ方法を提供することにある。
この発明のさらに別の目的は、リフトオフ層として解重
合可能なポリマ（重合体）薄膜を使用することにある。
合可能なポリマ（重合体）薄膜を使用することにある。
この発明のさらに別の目的は、金嬬蒸着のあとでリフト
オフ薄膜を熱の誘導によって解重合させることによシリ
フトオフを行うことにある。
オフ薄膜を熱の誘導によって解重合させることによシリ
フトオフを行うことにある。
この発明のさらに別の目的は、解重合または分子量の減
少を引き起こす短時間の熱処理のあと、適当な溶剤に短
時間浸すことにより、リフトオフを行うことにある。
少を引き起こす短時間の熱処理のあと、適当な溶剤に短
時間浸すことにより、リフトオフを行うことにある。
この発明のさらに別の目的は、Ｎ−メチルピロリドンの
ような強力な溶剤に長時間さらす工程を不要とするリフ
トオフ方法を提供することにある。
ような強力な溶剤に長時間さらす工程を不要とするリフ
トオフ方法を提供することにある。
この発明のさらに別の目的は、ポリイミド、ポＩＪ フ
ェニレン、ポリキノキサリン及び他の高温ポリマなどの
有機絶縁層や、シリコン窃化層あるいはシリコン酸化層
などの無機障壁層にひび割れが生じることのない構造を
提供することにある。
ェニレン、ポリキノキサリン及び他の高温ポリマなどの
有機絶縁層や、シリコン窃化層あるいはシリコン酸化層
などの無機障壁層にひび割れが生じることのない構造を
提供することにある。
この発明のさらに別の目的は、湿度に関連する問題が生
じないようなリフトオフ被覆を提供することにある。
じないようなリフトオフ被覆を提供することにある。
この発明のさらに別の目的は、はとんどの無機及び有機
接触膜に接着でき、溶解液によって比較的低温で除去で
きるようなリフトオフ被覆を提供することにある。
接触膜に接着でき、溶解液によって比較的低温で除去で
きるようなリフトオフ被覆を提供することにある。
ここに開示される発明は、平面状の多重レベル金属構造
の製造において、リフトオフ層として解重合可能な重合
体を使用したリフトオフ処理方法を゛提供するものであ
る。そのリフトオフ層は、先ず金属化を施したあとの構
造を、リフトオフ重合システムの解重合温度で短時間熱
処理したあと、やはシ短時間溶剤に浸すことによシ効果
的に除去される。さまざまなレベルの金属化を画成する
ための全体の処理シーケンスに対して、米国特許第３９
．８５５９７号に記載されたビルトインのエツチング停
止膜をもつポリイミドのプレーナプロセスを行うことが
できる。すなわち、この米国特許においては、酸素エツ
チング停止用及び双対誘電体としてプラズマＣＶＤによ
り付着されたシリコン窒化膜が採用されている。
の製造において、リフトオフ層として解重合可能な重合
体を使用したリフトオフ処理方法を゛提供するものであ
る。そのリフトオフ層は、先ず金属化を施したあとの構
造を、リフトオフ重合システムの解重合温度で短時間熱
処理したあと、やはシ短時間溶剤に浸すことによシ効果
的に除去される。さまざまなレベルの金属化を画成する
ための全体の処理シーケンスに対して、米国特許第３９
．８５５９７号に記載されたビルトインのエツチング停
止膜をもつポリイミドのプレーナプロセスを行うことが
できる。すなわち、この米国特許においては、酸素エツ
チング停止用及び双対誘電体としてプラズマＣＶＤによ
り付着されたシリコン窒化膜が採用されている。
この発明によれば、結線金属システムを形成す、るため
のプロセスは、基板上にポリイミドのような熱硬化性の
基底層を形成し、そのあと酸素の反応性イオンエツチン
グ（Ｒ，ＩＥ）の障壁層と、解重合可能な重合体層と、
酸素の反応性イオンエツチングの障壁層とを順次形成し
、最後にレジスト層を形成することからなる。望ましい
金属パターンは周知のフォトリングラフイックプロセス
によって画成され、反応性イオンエツチングによって下
層に複写され、そのあと金属化工程が行なわれる。尚、
この金属化の温度は、選択したリフトオフ重合体の分解
温度よりも低い、３０〜５０℃である。次に、その構造
を２〜ｌＯ分間加熱してそのあと比較的短時間溶剤に浸
すことによりリフトオフ層の除去が行なわれる。この溶
剤への浸沈が短時間で済むのけ、その前段階の熱処理で
薄膜構造に破裂と、接着性の減少と、多孔性とが生じせ
しめられているからであり、これによシリフトオ７層に
は効果的に溶剤が浸透し、低重合度（ｏｆ ｉｇｏｍｅ
ｒｉｃ ）の種の解離が促進されるのである゛。
のプロセスは、基板上にポリイミドのような熱硬化性の
基底層を形成し、そのあと酸素の反応性イオンエツチン
グ（Ｒ，ＩＥ）の障壁層と、解重合可能な重合体層と、
酸素の反応性イオンエツチングの障壁層とを順次形成し
、最後にレジスト層を形成することからなる。望ましい
金属パターンは周知のフォトリングラフイックプロセス
によって画成され、反応性イオンエツチングによって下
層に複写され、そのあと金属化工程が行なわれる。尚、
この金属化の温度は、選択したリフトオフ重合体の分解
温度よりも低い、３０〜５０℃である。次に、その構造
を２〜ｌＯ分間加熱してそのあと比較的短時間溶剤に浸
すことによりリフトオフ層の除去が行なわれる。この溶
剤への浸沈が短時間で済むのけ、その前段階の熱処理で
薄膜構造に破裂と、接着性の減少と、多孔性とが生じせ
しめられているからであり、これによシリフトオ７層に
は効果的に溶剤が浸透し、低重合度（ｏｆ ｉｇｏｍｅ
ｒｉｃ ）の種の解離が促進されるのである゛。
この発明に基づく使用に適した物質は、この実施例の以
下の部分に個別的に記載する。これらのシステムはさま
ざまの適用技術に広く有用であるが、ここでは特に高密
度集積回路デバイスの多重−−ク レベル金属処理におけるリフトオフ層に本発明を適用す
る場合につき説明する。また、この発明はさまざまの好
適な実施例に関連して記述されるが、これらの具体的な
システムに限定されるものでなく、この発明が羊れらの
変更を含む一般的範囲の構成を含むものであることに注
意されたい。さらに、このあとに掲げる物質は、熱的安
定性や、機械的強度や、接着性や、有機及び無機の接触
層との適合性において最適な膜の性質を提供するために
、単一または互いに混合して使用することができる。こ
れらのリフトオフ層用の改良された物質は、ガラス遷移
温度によって特徴づけられる。また、障壁層としてシリ
コン♀化膜またはシリコン酸化膜を使用する従来の処理
、あるいは１９８３年１２月２７日に出願され現在係属
中の米国特許出願第５６５５６２号に開示されている、
酸素反応性イオン障壁及び第２の誘電体としてプラズマ
により重合された有機シリコンを用いた改良されたバッ
キング構造に使用されているポリスルフォンのかわりに
下記の物質をリフトオフ層として使用することができる
。
下の部分に個別的に記載する。これらのシステムはさま
ざまの適用技術に広く有用であるが、ここでは特に高密
度集積回路デバイスの多重−−ク レベル金属処理におけるリフトオフ層に本発明を適用す
る場合につき説明する。また、この発明はさまざまの好
適な実施例に関連して記述されるが、これらの具体的な
システムに限定されるものでなく、この発明が羊れらの
変更を含む一般的範囲の構成を含むものであることに注
意されたい。さらに、このあとに掲げる物質は、熱的安
定性や、機械的強度や、接着性や、有機及び無機の接触
層との適合性において最適な膜の性質を提供するために
、単一または互いに混合して使用することができる。こ
れらのリフトオフ層用の改良された物質は、ガラス遷移
温度によって特徴づけられる。また、障壁層としてシリ
コン♀化膜またはシリコン酸化膜を使用する従来の処理
、あるいは１９８３年１２月２７日に出願され現在係属
中の米国特許出願第５６５５６２号に開示されている、
酸素反応性イオン障壁及び第２の誘電体としてプラズマ
により重合された有機シリコンを用いた改良されたバッ
キング構造に使用されているポリスルフォンのかわりに
下記の物質をリフトオフ層として使用することができる
。
この発明を実施する際に使用に適したポリマとして次の
ようなものがある： ポリメチルメタクリレート：（ＰＭＭＡ）ポリ（メチル
メタクリレート−共メタクリル酸）：ポリ （ＭＭＡ−
ＭＡＡ） ポリ（メチルメタクリレート−共メタクリルアミ ド） ポリ（メチルメタクリレート−無水メタクリル酸−メタ
クリル酸）：ポリ（ＭＭＡ−ＭＡＡ−ＭＡ） ポリメタクリルアミド ポリ（アダマンチルメタクリレート） ポリ−α−メチルスチレン：（ＰαＭＳ）ポリメチルイ
ソプロペニル・ケトン ポリオキシエチレン ポリオキシメチレン オリオレフィンスルフォン ポリフェニルメタクリレート（ＰＰＭＡ）ポリ（ペンジ
ルフエ、ニル）メタクリレート（ｐＢＰＭＡ） ポリイソブチレン ポリテトラフルオルエチレン この発明の目的のためには、選択された重合物質は揮発
性の汚染物を含んではならず、低分子量の単量体または
オリゴマーである必要がある。さらに、その物質が軟化
し、融解し、解重合される温度は、構造形成のさまざま
な段階で望ましくないガス放出や影像流出口ｍａｇｅ
ｆｌｏｗ）の生じる可能性を除去すべく特定の適用例に
最適化された金属化温度にその物質が耐えるように十分
に高くなくてはならない。
ようなものがある： ポリメチルメタクリレート：（ＰＭＭＡ）ポリ（メチル
メタクリレート−共メタクリル酸）：ポリ （ＭＭＡ−
ＭＡＡ） ポリ（メチルメタクリレート−共メタクリルアミ ド） ポリ（メチルメタクリレート−無水メタクリル酸−メタ
クリル酸）：ポリ（ＭＭＡ−ＭＡＡ−ＭＡ） ポリメタクリルアミド ポリ（アダマンチルメタクリレート） ポリ−α−メチルスチレン：（ＰαＭＳ）ポリメチルイ
ソプロペニル・ケトン ポリオキシエチレン ポリオキシメチレン オリオレフィンスルフォン ポリフェニルメタクリレート（ＰＰＭＡ）ポリ（ペンジ
ルフエ、ニル）メタクリレート（ｐＢＰＭＡ） ポリイソブチレン ポリテトラフルオルエチレン この発明の目的のためには、選択された重合物質は揮発
性の汚染物を含んではならず、低分子量の単量体または
オリゴマーである必要がある。さらに、その物質が軟化
し、融解し、解重合される温度は、構造形成のさまざま
な段階で望ましくないガス放出や影像流出口ｍａｇｅ
ｆｌｏｗ）の生じる可能性を除去すべく特定の適用例に
最適化された金属化温度にその物質が耐えるように十分
に高くなくてはならない。
この発明の好適な実施例においては、機能的な性能の均
一性を保証するために１比較的狭い分子量分布をもつ、
高分子量の媒体が使用される。ＰＭＭＡの場合、好まし
い分子量の範囲は６００００からＬＯＯＯＱＯである。
一性を保証するために１比較的狭い分子量分布をもつ、
高分子量の媒体が使用される。ＰＭＭＡの場合、好まし
い分子量の範囲は６００００からＬＯＯＯＱＯである。
ポリ（α−メチルスチレン）の場合、分子量２００００
から２０００００の媒体及び分子量５０００００の媒体
が使用される。また、ＭＭＡＭＡＡＡが６５：３５のボ
ＩＪ （ＭＭＡ−ＭＡＡ）の場合、好ましい分子量の範
囲は４００００から５ｏｏｏｏである。これらのポリマ
のさまざまな立体化学構造の中で、°′アタクチック（
ａｔａｃｔｉｃ ） ”構造がこの発明には最も適して
いる。
から２０００００の媒体及び分子量５０００００の媒体
が使用される。また、ＭＭＡＭＡＡＡが６５：３５のボ
ＩＪ （ＭＭＡ−ＭＡＡ）の場合、好ましい分子量の範
囲は４００００から５ｏｏｏｏである。これらのポリマ
のさまざまな立体化学構造の中で、°′アタクチック（
ａｔａｃｔｉｃ ） ”構造がこの発明には最も適して
いる。
一般に、高分子量物質で形成した膜はすぐれた機械的性
質と接触膜との接着性を有する。望ましい金属線を最適
に形成するためには、溶剤や揮発性の汚染物及びオリゴ
マーを追い出すために、ここに記載した物質からなり溶
剤を流し込んだ膜を十分高い温度でプリベークしておく
ことが重要である。このとき、その特定の物質に対する
熱的分析により予め決定された適当な温度で真空ベーク
を行うことを併せて行りてもよい。ちなみに、ＰＰＭＡ
及びＰＢＰＭＡについての熱重量分析及びさまざまの側
熱検査を含む熱的試験によれば、３００℃までで重量の
損失が生じないようにするためには、ＰＭＭＡは２６０
℃で、ポリ（ＭＭＡ−ＭＡＡ）では２８０℃で、ＰαＭ
Ｓでは２５７℃で、ＰＰＭＡでは２７０℃で、ＰＢＰＭ
Ａでは２７０℃でそれぞれブリ・ベークする必要がある
ことが分かった。しかし、リフトオフの段階では、３４
０℃あるいはそれ以上に達する加熱により、さまざまな
リフトオフ用溶剤中での分離あるいは解離を容易ならし
める十分な分解及び解重合及びその結果としてのマトリ
クス破壊が生じる。
質と接触膜との接着性を有する。望ましい金属線を最適
に形成するためには、溶剤や揮発性の汚染物及びオリゴ
マーを追い出すために、ここに記載した物質からなり溶
剤を流し込んだ膜を十分高い温度でプリベークしておく
ことが重要である。このとき、その特定の物質に対する
熱的分析により予め決定された適当な温度で真空ベーク
を行うことを併せて行りてもよい。ちなみに、ＰＰＭＡ
及びＰＢＰＭＡについての熱重量分析及びさまざまの側
熱検査を含む熱的試験によれば、３００℃までで重量の
損失が生じないようにするためには、ＰＭＭＡは２６０
℃で、ポリ（ＭＭＡ−ＭＡＡ）では２８０℃で、ＰαＭ
Ｓでは２５７℃で、ＰＰＭＡでは２７０℃で、ＰＢＰＭ
Ａでは２７０℃でそれぞれブリ・ベークする必要がある
ことが分かった。しかし、リフトオフの段階では、３４
０℃あるいはそれ以上に達する加熱により、さまざまな
リフトオフ用溶剤中での分離あるいは解離を容易ならし
める十分な分解及び解重合及びその結果としてのマトリ
クス破壊が生じる。
本発明のリフトオフ物質を用いた多重レベル金属処理は
、次の（ａ）〜（ｉ）までの工程からなる。
、次の（ａ）〜（ｉ）までの工程からなる。
（ａ） 典型的には単結晶シリコンの基板上に、ポリ
イミドなどの硬化した有機ポリマ層を形成すること。そ
の基板には、能動及び受動デバイスとの接触用の開口を
もつ誘電層が設けられている。ここに説明するプロセス
によれば、半導体回路デバイスとそれに接続される結線
を支持するべくモジュール上に金属を形成するために、
セラミックやガラスやその他の絶縁物質などの別の基板
を使用することもできる。
イミドなどの硬化した有機ポリマ層を形成すること。そ
の基板には、能動及び受動デバイスとの接触用の開口を
もつ誘電層が設けられている。ここに説明するプロセス
によれば、半導体回路デバイスとそれに接続される結線
を支持するべくモジュール上に金属を形成するために、
セラミックやガラスやその他の絶縁物質などの別の基板
を使用することもできる。
（ｂ） プラズマまたはプラズマＣＶＤによって薄い
、マスク層を付着すること。このマスク層は例えば窒化
シリコン、酸化シリコンまたは１９８３年１２月２７日
に出願された米国特許出願第５６５５６２号に記載され
ているプ之ズマ重合有機／リコンなどである。また、米
国特許第４００４０４４号に記載されている固溶被覆さ
れた°°ガラス樹脂パタイプの物質をこの場合に使用す
ることもできる。
、マスク層を付着すること。このマスク層は例えば窒化
シリコン、酸化シリコンまたは１９８３年１２月２７日
に出願された米国特許出願第５６５５６２号に記載され
ているプ之ズマ重合有機／リコンなどである。また、米
国特許第４００４０４４号に記載されている固溶被覆さ
れた°°ガラス樹脂パタイプの物質をこの場合に使用す
ることもできる。
（Ｃ） この発明に基づく解重合可能なリフトオフ層
を、適当な溶剤に１０〜４０チ溶かしてスピンコーティ
ングにより付着。このあと、その選択した物質の解重合
温度よりは低い少くとも５０℃の温度でプリベークを行
う。
を、適当な溶剤に１０〜４０チ溶かしてスピンコーティ
ングにより付着。このあと、その選択した物質の解重合
温度よりは低い少くとも５０℃の温度でプリベークを行
う。
（ｄ）０２を含む雰囲気中で反応性イオンエツチング（
ＲＩＥ）により下層に影像を転写する間に障壁としては
たらくように、酸素反応性イオンエツチングに抵抗性を
有する層を付着すること。
ＲＩＥ）により下層に影像を転写する間に障壁としては
たらくように、酸素反応性イオンエツチングに抵抗性を
有する層を付着すること。
（ｅ） スピンコーティングによるレジスト層の付着
。
。
そのおと適当な温度でグリベークを行う。この膜の厚さ
は典型的には１〜３μｍである。
は典型的には１〜３μｍである。
（ｆ） 所望の金属パターンが、そのレジストの性質
に応じて、光ビーム、電子ビーム、Ｘ線またはイオンビ
ームの周知のリングラフィ技術を用いてレジストに画成
される。
に応じて、光ビーム、電子ビーム、Ｘ線またはイオンビ
ームの周知のリングラフィ技術を用いてレジストに画成
される。
（ｇ） 影像を現像したあと、障壁をエツチングする
ためにＣＦ４を含む雰囲気中で反応性イオンエツチング
によシ下層にパターンを複写し、リフトオフ層をエツチ
ングするため０２を含む雰囲気中で反応性イオンエツチ
ングを行い、障壁層をエツチングするため再びＣＦ
を含む雰囲気中で反応性イオンエツチングを行い、最後
にポリイミド層をエツチングするため再び０２を含む雰
囲気中で反応性イオンエツチングを行う。
ためにＣＦ４を含む雰囲気中で反応性イオンエツチング
によシ下層にパターンを複写し、リフトオフ層をエツチ
ングするため０２を含む雰囲気中で反応性イオンエツチ
ングを行い、障壁層をエツチングするため再びＣＦ
を含む雰囲気中で反応性イオンエツチングを行い、最後
にポリイミド層をエツチングするため再び０２を含む雰
囲気中で反応性イオンエツチングを行う。
（ｈ） ｌｊタフトオフポリマの解重合温度以下の、
好ましくは５０℃付近の温度で、電子ビームまたは高周
波（ＲＦ）蒸着により、アルミ銅合金のような金属の蒸
着を行う。
好ましくは５０℃付近の温度で、電子ビームまたは高周
波（ＲＦ）蒸着により、アルミ銅合金のような金属の蒸
着を行う。
（ｉ） この工程では先ず、リフトオフ物質の解重合
温度で金属化構造を短時間熱処理する。次にパターン化
された金属層を残してリフトオフ層の分離を行うように
、基底のポリマ層でなくリフトオフ層用に選択された適
当な溶剤中に短時間浸す。
温度で金属化構造を短時間熱処理する。次にパターン化
された金属層を残してリフトオフ層の分離を行うように
、基底のポリマ層でなくリフトオフ層用に選択された適
当な溶剤中に短時間浸す。
これらのステップは、あとのレベルの金属層のために、
必要と考えられるだけ繰り返すことができる。次に、こ
の発明を一層理解しやすくするために、図面を参照しな
がら具体例につき説明を進めてゆくことにする。
必要と考えられるだけ繰り返すことができる。次に、こ
の発明を一層理解しやすくするために、図面を参照しな
がら具体例につき説明を進めてゆくことにする。
第１図において、基板１は、典型的には半導体単結晶シ
リコン、あるいは金属線（図示しない）を設けたセラミ
ックまたはガラスである。基板１の上面は誘電体の被覆
層２で覆われている。この被覆層２は例えばＳ ｉ ３
Ｎ４．５ｉｎ２、ＳｉＯｘまたはＴａ、Ｃ６である。ま
た、基板ｌは上面に複数の受動及び能動デバイスを形成
され、それらを適正に絶縁してなる集積回路デバイスで
あってもよい。
リコン、あるいは金属線（図示しない）を設けたセラミ
ックまたはガラスである。基板１の上面は誘電体の被覆
層２で覆われている。この被覆層２は例えばＳ ｉ ３
Ｎ４．５ｉｎ２、ＳｉＯｘまたはＴａ、Ｃ６である。ま
た、基板ｌは上面に複数の受動及び能動デバイスを形成
され、それらを適正に絶縁してなる集積回路デバイスで
あってもよい。
さらに、図示しないが被覆（誘電体）層２には、下方の
デバイスとの電気的接触をはかるための接点用開口が設
けられている。バッキングを行う・場合は、基板１はや
はり、集積回路デバイス用の金属線をもつガラスセラミ
ックまたはアルミナセラ 。
デバイスとの電気的接触をはかるための接点用開口が設
けられている。バッキングを行う・場合は、基板１はや
はり、集積回路デバイス用の金属線をもつガラスセラミ
ックまたはアルミナセラ 。
ミンクであってもよい。
第２図においては、誘電体層２上に絶縁用有機樹脂の層
３が付着される。具体的にはこの層３の物質はＥ、１．
デュポン社によシ製造されているポリイミド・ビラリン
（ＲＣ−５８７８）であり、その層３は１〜５μｍの厚
さで付着される。冑、デバイスを製造する場合は好まし
い厚さは１〜２μｍであり、バンキングの場合は、４〜
５μｍの厚膜が採用される。
３が付着される。具体的にはこの層３の物質はＥ、１．
デュポン社によシ製造されているポリイミド・ビラリン
（ＲＣ−５８７８）であり、その層３は１〜５μｍの厚
さで付着される。冑、デバイスを製造する場合は好まし
い厚さは１〜２μｍであり、バンキングの場合は、４〜
５μｍの厚膜が採用される。
次に熱の影響により解重合可能な有機ポリマからなる層
４によ９層３が被覆される。この層４に用いられる典型
的な物質は、ポリメチルメタクリレート、ポリ（メタク
リル酸、ポリ−α−メチルスチレン、無水メタクリル酸
、メチルメタクリレート）の３重合体であシ、それらは
メチルメタクリレート−メタクリル酸共重合体（６０：
４０）を２２０〜２４０℃で２０〜４０分加熱すること
によシ得られる。同様にこの発明の範囲に含まれるのは
、ポリ（ペンテン−１−スルフォン）及びポリアルキル
アリル・ケトンである。この発明の範囲に含まれる別の
ポリマとして、２重結合の２つの位置を入れ換えた有機
単量体から得られるものかあシ、それらもまたこの発明
のプロセスに使用することができる。すなわち： ＣＨ２＝Ｃ ここでＸはＣＨ３、ＣＦ３、Ｃ２Ｈ５、Ｃ６Ｈ５のどれ
かであり、Ｒ１１ｔＣ６Ｈ５、ＣＯＯＣＨ３、Ｃ００Ｈ
ＣＯＣ６Ｈ５、Ｃ２ＨＨ５、またはＣＯＮＨ２である。
４によ９層３が被覆される。この層４に用いられる典型
的な物質は、ポリメチルメタクリレート、ポリ（メタク
リル酸、ポリ−α−メチルスチレン、無水メタクリル酸
、メチルメタクリレート）の３重合体であシ、それらは
メチルメタクリレート−メタクリル酸共重合体（６０：
４０）を２２０〜２４０℃で２０〜４０分加熱すること
によシ得られる。同様にこの発明の範囲に含まれるのは
、ポリ（ペンテン−１−スルフォン）及びポリアルキル
アリル・ケトンである。この発明の範囲に含まれる別の
ポリマとして、２重結合の２つの位置を入れ換えた有機
単量体から得られるものかあシ、それらもまたこの発明
のプロセスに使用することができる。すなわち： ＣＨ２＝Ｃ ここでＸはＣＨ３、ＣＦ３、Ｃ２Ｈ５、Ｃ６Ｈ５のどれ
かであり、Ｒ１１ｔＣ６Ｈ５、ＣＯＯＣＨ３、Ｃ００Ｈ
ＣＯＣ６Ｈ５、Ｃ２ＨＨ５、またはＣＯＮＨ２である。
層４の典型的な°厚さは、集積回路の場合０３〜１μｍ
であシ、バッキングの場合１〜３μｍでろる。
であシ、バッキングの場合１〜３μｍでろる。
特に、リフトオフを容易化するために熱的に解重合可能
なポリマを使用する点が、従来技術との主な相違である
。
なポリマを使用する点が、従来技術との主な相違である
。
リフトオフ層４上に付着された層５は反応性イオンエツ
チングに抵抗性を有する任意の物質でよい。例えば、こ
の物質はプラズマ付着した有機シリコン・ジビニル・テ
トラメチル・ジシロキサン、または米国特許出願第５６
５’５’６２号に記載されたヘキサメチルジシラザン（
１２００〜２０００Ａ）またはＳ ｉ ｘ Ｎ ｙ Ｈ
ｚであってもよい。しかし、５ｉＯｘＳｉＯ２、Ａ４２
０３などの無機物質を層５として採用することもできる
。プラズマ付着した有機シリコン層の場合は、好ましく
は、付着のあと約２５０℃で約１０分間のアニールが行
なわれる。
チングに抵抗性を有する任意の物質でよい。例えば、こ
の物質はプラズマ付着した有機シリコン・ジビニル・テ
トラメチル・ジシロキサン、または米国特許出願第５６
５’５’６２号に記載されたヘキサメチルジシラザン（
１２００〜２０００Ａ）またはＳ ｉ ｘ Ｎ ｙ Ｈ
ｚであってもよい。しかし、５ｉＯｘＳｉＯ２、Ａ４２
０３などの無機物質を層５として採用することもできる
。プラズマ付着した有機シリコン層の場合は、好ましく
は、付着のあと約２５０℃で約１０分間のアニールが行
なわれる。
次に、例えばアゾプレート・ノボラック型し／シストで
あるＡＺ１３５０Ｊのようなポジタイプのフォトレジス
ト層６が、周知の技術に基づき層５上に付着される。第
３図に示すように、現像後の影像パターンが開口５０と
して下方の層４．５に転写される。この転写は米国特許
第４３６７１１９号及び係属中の米国特許出願第５６５
５６２号に記載された方法に基づき行なわれるっ反応性
イオンエツチング用の好適な装置は米国特許第３５８４
７１０号に開示されている。
あるＡＺ１３５０Ｊのようなポジタイプのフォトレジス
ト層６が、周知の技術に基づき層５上に付着される。第
３図に示すように、現像後の影像パターンが開口５０と
して下方の層４．５に転写される。この転写は米国特許
第４３６７１１９号及び係属中の米国特許出願第５６５
５６２号に記載された方法に基づき行なわれるっ反応性
イオンエツチング用の好適な装置は米国特許第３５８４
７１０号に開示されている。
次に、例えばアルミ銅合金からなる導電性の金属層７が
この基板構造上に蒸着される。この間基板の温度は約８
０℃あるいはそれ以下である。この金属化工程によシ、
開口５０を介して層２上にも金属蒸着が行なわれる。間
、層７の厚さは約３μｍに等しい。
この基板構造上に蒸着される。この間基板の温度は約８
０℃あるいはそれ以下である。この金属化工程によシ、
開口５０を介して層２上にも金属蒸着が行なわれる。間
、層７の厚さは約３μｍに等しい。
第５図には、パターン化された＠３上のすべての層の除
去により得られた構造が示されている。
去により得られた構造が示されている。
この工程は次のようにして実行されたものである。
すなわち、基板は窒素の存在下で約１０分間２９０〜３
００℃に加熱され、そのちとすぐに、米国カリフォルニ
ア州に居在するマクロナテイクス社（Ｍａｃｒｏｎａｔ
ｉｃｓ Ｉｎｃ、）製造のマクロナテイクス・ジェット
・エツチング装［ｉｉ （Ｍａｃｒｏｎａｔ １ｃｓＧ
ｅｔ Ｅｔｃｈｅｒ ）を装備した、６０℃のジグリム
（ｄｉｇｌｙｍ） またはジグリム−ＮＭＰ溶漕に移
される。リフトオフは常に１〜１０分で完了する。
００℃に加熱され、そのちとすぐに、米国カリフォルニ
ア州に居在するマクロナテイクス社（Ｍａｃｒｏｎａｔ
ｉｃｓ Ｉｎｃ、）製造のマクロナテイクス・ジェット
・エツチング装［ｉｉ （Ｍａｃｒｏｎａｔ １ｃｓＧ
ｅｔ Ｅｔｃｈｅｒ ）を装備した、６０℃のジグリム
（ｄｉｇｌｙｍ） またはジグリム−ＮＭＰ溶漕に移
される。リフトオフは常に１〜１０分で完了する。
基板はジグリム中でリンスされ、最後にイオンを除去し
た水でリンスされる。こうして出来た金属パターン７Ａ
は、例えば上述したポリイミド５８７８であるパターン
化された層３によってとシ囲まれており、はぼ平面状で
ある。金属線の高品質を保証するために、約３００℃の
還元性の雰囲気中で、金属化のあとの焼結が行なわれる
。
た水でリンスされる。こうして出来た金属パターン７Ａ
は、例えば上述したポリイミド５８７８であるパターン
化された層３によってとシ囲まれており、はぼ平面状で
ある。金属線の高品質を保証するために、約３００℃の
還元性の雰囲気中で、金属化のあとの焼結が行なわれる
。
従来においては、リフトオフ層として例えば米国特許第
４３６７１１９号に示されるようにポリスルフォンが使
用されていた。しかしポリスルホンの場合、ＮＭＰによ
る長時間の処理（６０〜９０℃で約５〜２０時間）が必
要であった。このため、ポリスルホンのかわシに解重合
可能なポリマを使用した上述のリフトオフ技術は、従来
の技術に較べて顕著な効果を奏するのである。また、熱
いＮＭＰに長時間浸沈しておくことは著しく信頼性を損
うと考えられる。というのは、ポリイミド層は、特に無
機酸化層や、Ｓｉ３Ｎ４またはＳｉＯｘなどのエツチン
グ停止あるいはエツチング障壁膜とに隣接するように構
成されているときに、熱いＮＭＰとの接触によシひすみ
やひび割れや接着性の低下を来たすからである。
４３６７１１９号に示されるようにポリスルフォンが使
用されていた。しかしポリスルホンの場合、ＮＭＰによ
る長時間の処理（６０〜９０℃で約５〜２０時間）が必
要であった。このため、ポリスルホンのかわシに解重合
可能なポリマを使用した上述のリフトオフ技術は、従来
の技術に較べて顕著な効果を奏するのである。また、熱
いＮＭＰに長時間浸沈しておくことは著しく信頼性を損
うと考えられる。というのは、ポリイミド層は、特に無
機酸化層や、Ｓｉ３Ｎ４またはＳｉＯｘなどのエツチン
グ停止あるいはエツチング障壁膜とに隣接するように構
成されているときに、熱いＮＭＰとの接触によシひすみ
やひび割れや接着性の低下を来たすからである。
さて第５図において、次のレベルの金属層を形成するた
めの第２の工程が行なわれるときに、小さな隙間８は層
３に使用されたポリイミドまたは別の任意の適当な樹脂
によって満たされる。ここでも、隙間の充填と上レベル
の平面化を達成するだめの２つの被膜としてデュポン社
のポリイミドＲＣ−５８７８を使用することが好ましい
。
めの第２の工程が行なわれるときに、小さな隙間８は層
３に使用されたポリイミドまたは別の任意の適当な樹脂
によって満たされる。ここでも、隙間の充填と上レベル
の平面化を達成するだめの２つの被膜としてデュポン社
のポリイミドＲＣ−５８７８を使用することが好ましい
。
第６図の層４／、ｇ／は第２図の層４．５に対応する。
次にフォトレジスト層６′ が層５′上に付着され、層
６′は現像後頁通孔パターン（第７図）を形成するよう
に好適にパターン化される。そしてこのバクーンを介し
て層５′をＣＦ４ で反応性イオンエツチングし、層４
′を０２で反応性イオンエツチングし、層９をＣＦ４ま
たは０２とＣＦ４の混合気体で反応性イオンエツチング
し、最後に０２で反応性イオンエツチングして再び層７
Ａとの接触をはかる。淘、金属パターン７Ａ上の残留層
を除去するために、この段階で数秒間光学的スノくツタ
リング清掃を行うことが望ましい。次に金属層７′には
再び被覆が設けられ、これは第８図に示すように、金属
パターン７Ａと接触するスタッド７Ｂの形成となる。
６′は現像後頁通孔パターン（第７図）を形成するよう
に好適にパターン化される。そしてこのバクーンを介し
て層５′をＣＦ４ で反応性イオンエツチングし、層４
′を０２で反応性イオンエツチングし、層９をＣＦ４ま
たは０２とＣＦ４の混合気体で反応性イオンエツチング
し、最後に０２で反応性イオンエツチングして再び層７
Ａとの接触をはかる。淘、金属パターン７Ａ上の残留層
を除去するために、この段階で数秒間光学的スノくツタ
リング清掃を行うことが望ましい。次に金属層７′には
再び被覆が設けられ、これは第８図に示すように、金属
パターン７Ａと接触するスタッド７Ｂの形成となる。
次に、＠４′を構成するターポリマーリフトオフ層を解
重合温度、すなわち２９０〜３００℃で５〜１５分間、
窒素中で加熱し、そのあとマクロ＝り哀・ジェット・エ
ツチング装置を装備したジグリムまたはジグリム−ＮＭ
Ｐ （１： １ ）に素早く転移させる。そのリフトオ
フは１〜１０分以内に実行される。そのあと、金属層は
前述したようにアニールされる。こうして出来上がった
構造は第９図に示すとおシである。
重合温度、すなわち２９０〜３００℃で５〜１５分間、
窒素中で加熱し、そのあとマクロ＝り哀・ジェット・エ
ツチング装置を装備したジグリムまたはジグリム−ＮＭ
Ｐ （１： １ ）に素早く転移させる。そのリフトオ
フは１〜１０分以内に実行される。そのあと、金属層は
前述したようにアニールされる。こうして出来上がった
構造は第９図に示すとおシである。
上述の一連の処理は、第１０〜１３図に示すように、さ
らに多くのレベルの金属パターンを形成するために繰り
返すことができるが、便宜上と、れ以上の説明を省略す
る。
らに多くのレベルの金属パターンを形成するために繰り
返すことができるが、便宜上と、れ以上の説明を省略す
る。
以上のように、この発明によれば、リフトオフ層として
解重合可能なポリマを使用するので、リフトオフ処理に
要する時間を著しく短縮できるという効果がある。
解重合可能なポリマを使用するので、リフトオフ処理に
要する時間を著しく短縮できるという効果がある。
第１〜５図は、本発明に基づき第１の金属パターンを形
成するプロセスを示ス図、 第６〜９図は、本発明に基づき第２の金属パターンを形
成するプロセスを示す図、 第１０〜１３図は本発明に基づき第３の金属パターンを
形成するプロセスを示す図である。 １・・・・基板、２ ・・被覆層、３．３′、３“・・
・・絶縁（ポリイミド）ＩＩ、４．４’、４’ ・・
・リフトオフ層、５．５′、５′・・・・ＲＩＥ用障壁
層、６．６′、６“・・フォトレジスト層 第１図 第２図 第８図 ７Ａ ７Ａ
成するプロセスを示ス図、 第６〜９図は、本発明に基づき第２の金属パターンを形
成するプロセスを示す図、 第１０〜１３図は本発明に基づき第３の金属パターンを
形成するプロセスを示す図である。 １・・・・基板、２ ・・被覆層、３．３′、３“・・
・・絶縁（ポリイミド）ＩＩ、４．４’、４’ ・・
・リフトオフ層、５．５′、５′・・・・ＲＩＥ用障壁
層、６．６′、６“・・フォトレジスト層 第１図 第２図 第８図 ７Ａ ７Ａ
Claims (8)
- （１）熱的に解重合可能なポリマからなる少くとも１つ
のマスク層を基板上に付着し、上記マスク層に所望のパ
ターンを形成し、上記パターンを介して上記マスク層及
び基板上に金属を付着し、上記マスク層を、解重合する
温度で加熱し、上記マスク層を、該マスク層を溶かすた
めの溶剤に浸す工程を含むリフトオフ処理方法。 - （２）上記解重合可能なポリマがポリメチルメタクリレ
ートである特許請求の範囲第（１）項に記載のリフトオ
フ処理方法。 - （３）上記解重合可能なポリマがポリメチルメタクリル
酸とポリ−α−メチルスチレンとからなる特許請求の範
囲第（１）項に記載のリフトオフ処理方法。 - （４）上記解重合可能なポリマの平均分子量が２０００
０から５０００００の間である特許請求の範囲第（１）
項に記載のリフトオフ処理方法。 - （５）上記解重合可能なポリマがポリ−α−メチルスチ
レンである特許請求の範囲第（１）項に記載のリフトオ
フ処理方法。 - （６）上記基板が半導体基板である特許請求の範囲第（
１）項に記載のリフトオフ処理方法。 - （７）上記基板がアルミナ−セラミック基板である特許
請求の範囲第（１）項に記載のリフトオフ処理方法。 - （８）上記基板がガラス−セラミック基板である特許請
求の範囲第（１）項に記載のリフトオフ処理方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/619,516 US4519872A (en) | 1984-06-11 | 1984-06-11 | Use of depolymerizable polymers in the fabrication of lift-off structure for multilevel metal processes |
| US619516 | 1984-06-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS613411A true JPS613411A (ja) | 1986-01-09 |
| JPH0646629B2 JPH0646629B2 (ja) | 1994-06-15 |
Family
ID=24482225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60022143A Expired - Lifetime JPH0646629B2 (ja) | 1984-06-11 | 1985-02-08 | リフトオフ処理方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4519872A (ja) |
| EP (1) | EP0164675A3 (ja) |
| JP (1) | JPH0646629B2 (ja) |
| BR (1) | BR8502757A (ja) |
| CA (1) | CA1212890A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024150799A1 (ja) * | 2023-01-12 | 2024-07-18 | ダイキン工業株式会社 | 複合材料 |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS613339A (ja) * | 1984-06-18 | 1986-01-09 | Hitachi Ltd | 高密度情報記録円板複製用スタンパおよびその製造方法 |
| US4631806A (en) * | 1985-05-22 | 1986-12-30 | Gte Laboratories Incorporated | Method of producing integrated circuit structures |
| FR2588417B1 (fr) * | 1985-10-03 | 1988-07-29 | Bull Sa | Procede de formation d'un reseau metallique multicouche d'interconnexion des composants d'un circuit integre de haute densite et circuit integre en resultant |
| FR2588418B1 (fr) * | 1985-10-03 | 1988-07-29 | Bull Sa | Procede de formation d'un reseau metallique multicouche d'interconnexion des composants d'un circuit integre de haute densite et circuit integre en resultant |
| EP0259490B1 (en) * | 1986-03-05 | 1994-07-13 | Sumitomo Electric Industries Limited | A method of producing a semiconductor device |
| US4886573A (en) * | 1986-08-27 | 1989-12-12 | Hitachi, Ltd. | Process for forming wiring on substrate |
| EP0261846B1 (en) * | 1986-09-17 | 1992-12-02 | Fujitsu Limited | Method of forming a metallization film containing copper on the surface of a semiconductor device |
| JPS63104425A (ja) * | 1986-10-09 | 1988-05-09 | インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション | バイアの形成方法 |
| US5147741A (en) * | 1987-03-20 | 1992-09-15 | International Business Machines Corporation | Phenyl-endcapped depolymerizable polymer |
| US4835086A (en) * | 1988-02-12 | 1989-05-30 | Hoechst Celanese Corporation | Polysulfone barrier layer for bi-level photoresists |
| US4861425A (en) * | 1988-08-22 | 1989-08-29 | International Business Machines Corporation | Lift-off process for terminal metals |
| US5258264A (en) * | 1989-07-06 | 1993-11-02 | International Business Machines Corporation | Process of forming a dual overhang collimated lift-off stencil with subsequent metal deposition |
| US5024896A (en) * | 1989-07-06 | 1991-06-18 | International Business Machines Corporation | Collimated metal deposition |
| FR2650472A1 (fr) * | 1989-07-27 | 1991-02-01 | Bull Sa | Procede de depot d'une couche isolante sur une couche conductrice du reseau multicouche d'une carte de connexion de circuit integre de haute densite, et carte en resultant |
| US5112448A (en) * | 1989-11-28 | 1992-05-12 | The Boeing Company | Self-aligned process for fabrication of interconnect structures in semiconductor applications |
| US5130275A (en) * | 1990-07-02 | 1992-07-14 | Digital Equipment Corp. | Post fabrication processing of semiconductor chips |
| US5240878A (en) * | 1991-04-26 | 1993-08-31 | International Business Machines Corporation | Method for forming patterned films on a substrate |
| US5277749A (en) * | 1991-10-17 | 1994-01-11 | International Business Machines Corporation | Methods and apparatus for relieving stress and resisting stencil delamination when performing lift-off processes that utilize high stress metals and/or multiple evaporation steps |
| JPH05243223A (ja) * | 1992-02-28 | 1993-09-21 | Fujitsu Ltd | 集積回路装置の製造方法 |
| US5434451A (en) * | 1993-01-19 | 1995-07-18 | International Business Machines Corporation | Tungsten liner process for simultaneous formation of integral contact studs and interconnect lines |
| US5451295A (en) * | 1994-04-12 | 1995-09-19 | Micron Technology, Inc. | Process for removing film from a substrate |
| US5722162A (en) * | 1995-10-12 | 1998-03-03 | Fujitsu Limited | Fabrication procedure for a stable post |
| US5776805A (en) * | 1995-12-29 | 1998-07-07 | Lg Semicon Co., Ltd. | Method for manufacturing MESFET |
| TWI246633B (en) | 1997-12-12 | 2006-01-01 | Applied Materials Inc | Method of pattern etching a low k dielectric layen |
| US6143476A (en) * | 1997-12-12 | 2000-11-07 | Applied Materials Inc | Method for high temperature etching of patterned layers using an organic mask stack |
| US6352918B1 (en) * | 1998-11-24 | 2002-03-05 | United Microelectronics Corp. | Method of forming inter-metal interconnection |
| US6413854B1 (en) | 1999-08-24 | 2002-07-02 | International Business Machines Corp. | Method to build multi level structure |
| DE19952018C1 (de) * | 1999-10-28 | 2001-08-23 | Martin Moeller | Verfahren zur Herstellung von im Nanometerbereich oberflächendekorierten Substraten |
| US6444402B1 (en) | 2000-03-21 | 2002-09-03 | International Business Machines Corporation | Method of making differently sized vias and lines on the same lithography level |
| US6383943B1 (en) | 2000-10-16 | 2002-05-07 | Taiwan Semiconductor Manufacturing Company | Process for improving copper fill integrity |
| US6495912B1 (en) * | 2001-09-17 | 2002-12-17 | Megic Corporation | Structure of ceramic package with integrated passive devices |
| US6913870B2 (en) * | 2002-05-10 | 2005-07-05 | International Business Machines Corporation | Fabrication process using a thin liftoff stencil formed by an image transfer process |
| US7129590B2 (en) * | 2003-05-14 | 2006-10-31 | Intel Corporation | Stencil and method for depositing material onto a substrate |
| DE102004059965A1 (de) * | 2004-12-13 | 2006-06-14 | Epcos Ag | Dünnschichtresonator und Verfahren zur Herstellung eines Vielschichtbauelements |
| KR100919636B1 (ko) * | 2005-06-30 | 2009-09-30 | 엘지디스플레이 주식회사 | 리프트 오프를 이용한 패턴 형성 방법과 이를 이용한액정표시장치용 어레이 기판의 제조방법 |
| US20080217730A1 (en) * | 2007-03-07 | 2008-09-11 | Toshiharu Furukawa | Methods of forming gas dielectric and related structure |
| US7579232B1 (en) * | 2008-07-11 | 2009-08-25 | Sandisk 3D Llc | Method of making a nonvolatile memory device including forming a pillar shaped semiconductor device and a shadow mask |
| JP5620669B2 (ja) * | 2009-10-26 | 2014-11-05 | 東芝機械株式会社 | レーザダイシング方法およびレーザダイシング装置 |
| JP5452247B2 (ja) * | 2010-01-21 | 2014-03-26 | 東芝機械株式会社 | レーザダイシング装置 |
| JP5981094B2 (ja) | 2010-06-24 | 2016-08-31 | 東芝機械株式会社 | ダイシング方法 |
| JP5140198B1 (ja) | 2011-07-27 | 2013-02-06 | 東芝機械株式会社 | レーザダイシング方法 |
| JP2014011358A (ja) | 2012-06-29 | 2014-01-20 | Toshiba Mach Co Ltd | レーザダイシング方法 |
| US8703611B1 (en) * | 2013-04-12 | 2014-04-22 | United Microelectronics Corp. | Method for manufacturing a semiconductor structure |
| KR102603867B1 (ko) * | 2016-08-01 | 2023-11-21 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 |
| KR102775869B1 (ko) * | 2017-01-03 | 2025-03-05 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 |
| KR102401711B1 (ko) * | 2018-03-02 | 2022-05-26 | 도쿄엘렉트론가부시키가이샤 | 패턴을 층에 전사하기 위한 방법 |
| US10861739B2 (en) * | 2018-06-15 | 2020-12-08 | Tokyo Electron Limited | Method of patterning low-k materials using thermal decomposition materials |
| CN117706863B (zh) * | 2023-10-20 | 2026-01-06 | 本源量子计算科技（合肥）股份有限公司 | 光刻胶掩膜及其制造方法、金属结构的制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6043832A (ja) * | 1983-07-26 | 1985-03-08 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 金属パタ−ン形成方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2559389A (en) * | 1942-04-02 | 1951-07-03 | Keuffel & Esser Co | Method of producing precision images |
| US3535137A (en) * | 1967-01-13 | 1970-10-20 | Ibm | Method of fabricating etch resistant masks |
| US3849136A (en) * | 1973-07-31 | 1974-11-19 | Ibm | Masking of deposited thin films by use of a masking layer photoresist composite |
| US3934057A (en) * | 1973-12-19 | 1976-01-20 | International Business Machines Corporation | High sensitivity positive resist layers and mask formation process |
| US4119483A (en) * | 1974-07-30 | 1978-10-10 | U.S. Philips Corporation | Method of structuring thin layers |
| US3985597A (en) * | 1975-05-01 | 1976-10-12 | International Business Machines Corporation | Process for forming passivated metal interconnection system with a planar surface |
| US4004044A (en) * | 1975-05-09 | 1977-01-18 | International Business Machines Corporation | Method for forming patterned films utilizing a transparent lift-off mask |
| US4224361A (en) * | 1978-09-05 | 1980-09-23 | International Business Machines Corporation | High temperature lift-off technique |
| US4181755A (en) * | 1978-11-21 | 1980-01-01 | Rca Corporation | Thin film pattern generation by an inverse self-lifting technique |
| US4202914A (en) * | 1978-12-29 | 1980-05-13 | International Business Machines Corporation | Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask |
| US4272561A (en) * | 1979-05-29 | 1981-06-09 | International Business Machines Corporation | Hybrid process for SBD metallurgies |
| JPS5621332A (en) * | 1979-07-31 | 1981-02-27 | Fujitsu Ltd | Manufacture of semiconductor device |
| US4367119A (en) * | 1980-08-18 | 1983-01-04 | International Business Machines Corporation | Planar multi-level metal process with built-in etch stop |
| JPS60142545A (ja) * | 1983-12-27 | 1985-07-27 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 多層複合構造体 |
-
1984
- 1984-06-11 US US06/619,516 patent/US4519872A/en not_active Expired - Fee Related
-
1985
- 1985-02-08 JP JP60022143A patent/JPH0646629B2/ja not_active Expired - Lifetime
- 1985-06-03 EP EP85106842A patent/EP0164675A3/en not_active Withdrawn
- 1985-06-07 CA CA000483492A patent/CA1212890A/en not_active Expired
- 1985-06-11 BR BR8502757A patent/BR8502757A/pt not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6043832A (ja) * | 1983-07-26 | 1985-03-08 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 金属パタ−ン形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024150799A1 (ja) * | 2023-01-12 | 2024-07-18 | ダイキン工業株式会社 | 複合材料 |
| JP2024099501A (ja) * | 2023-01-12 | 2024-07-25 | ダイキン工業株式会社 | 複合材料 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA1212890A (en) | 1986-10-21 |
| EP0164675A2 (en) | 1985-12-18 |
| US4519872A (en) | 1985-05-28 |
| BR8502757A (pt) | 1986-02-18 |
| EP0164675A3 (en) | 1987-06-16 |
| JPH0646629B2 (ja) | 1994-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS613411A (ja) | リフトオフ処理方法 | |
| US4692205A (en) | Silicon-containing polyimides as oxygen etch stop and dual dielectric coatings | |
| US3985597A (en) | Process for forming passivated metal interconnection system with a planar surface | |
| EP0046525B1 (en) | Planar multi-level metal-insulator structure comprising a substrate, a conductive interconnection pattern and a superposed conductive structure and a method to form such a structure | |
| US4539222A (en) | Process for forming metal patterns wherein metal is deposited on a thermally depolymerizable polymer and selectively removed | |
| US5470693A (en) | Method of forming patterned polyimide films | |
| US5240878A (en) | Method for forming patterned films on a substrate | |
| JP2744875B2 (ja) | 感光性ケイ素含有レジスト組成物及びその使用方法 | |
| US4353778A (en) | Method of etching polyimide | |
| JPH02151030A (ja) | パターン形成方法 | |
| JPH0622219B2 (ja) | ポリオルガノシリコン層を使用する半導体装置の製造方法 | |
| JPS6357941B2 (ja) | ||
| US4447824A (en) | Planar multi-level metal process with built-in etch stop | |
| US3767490A (en) | Process for etching organic coating layers | |
| EP0150403B1 (en) | Multilevel metal structure and process for making same | |
| EP0342393A2 (en) | Process for forming a polyimide pattern on a substrate | |
| US5209815A (en) | Method for forming patterned films on a substrate | |
| EP0200477A2 (en) | Process for pattern formation | |
| JPH06275511A (ja) | ポリイミドパターンの形成方法 | |
| JPH02156244A (ja) | パターン形成方法 | |
| JP3147835B2 (ja) | 半導体装置の製造方法 | |
| JPH08107056A (ja) | レジスト平坦化方法 | |
| JP3223598B2 (ja) | 多層配線構造および多層配線構造の形成方法 | |
| JPH09260854A (ja) | 多層回路基板およびその製造方法 | |
| JPH01183194A (ja) | 配線パターンの形成方法 |