JPS6135795B2

JPS6135795B2 -

Info

Publication number: JPS6135795B2
Application number: JP54030743A
Authority: JP
Inventors: Makoto Goto; Makoto Akyama
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1979-03-15
Filing date: 1979-03-15
Publication date: 1986-08-14
Also published as: JPS55122491A

Description

【発明の詳細な説明】

本発明は、速度基準として水晶発振器の出力の
ように安定な周波数を用いて速度安定度を高め、
さらに、速度制御ループの中に低域補償回路を挿
入して負荷安定度を高めて、実質的に、速度制御
ループのみの１ループの制御回路であるにもかか
わらず、位相制御をかけた場合とほとんど同一の
特性を得ることのできるモータの速度制御装置に
関するものである。従来のレコードプレーヤ等の音響機器に用いら
れるモータとして、普及機には電圧を速度基準と
した速度制御モータを用いているが、この方式は
周囲の温度変化や部品の経年変化に対して十分に
安定な基準電圧をつくるのが難かしく、たとえば
温度変化に伴い基準電圧が変化した場合にはモー
タの速度の変化を引き起こして速度偏差を生じや
すく、また、定常負荷に対して速度偏差を生じる
という問題点を含んでいる。この問題を解決するために、高級機では速度制
御ループに更に位相制御ループを加えて、定常負
荷の変化または周囲温度の変化に対して速度偏差
を小さくしている。しかし、この方式では速度制
御ループと位相制御ループの２つの制御ループを
必要とし、その２つの制御ループの動作が互に影
響を及ぼし合うため、調整が難かしく、構成も複
雑になり、さらに周囲温度の変化や部品の経年変
化に対して動作点が移動して同期範囲が減少する
等の種々の問題が存在している。本発明は、上述の従来の問題点を解決し得るモ
ータの速度制御装置を提供するものである。以
下、本発明を図示の実施例に基いて説明する。第１図は本発明の一実施例のブロツク図であ
る。これについて、第２図の動作説明用波形図を
参照して説明する。なお、第１図の信号線に現わ
れる信号イ〜トと第２図のイ〜トはそれぞれ対応
している。ブラシレス型直流モータのごとき被速度制御モ
ータ１の速度は、第１、第２なる２個の検出器１
３Ａ，１３Ｂにより検出され、各検出器１３Ａと
１３Ｂからはモータ１の回転速度に対応し、かつ
位相の異なる交流信号イとロが得られる。交流信
号イおよびロは、それぞれ第１、第２の整形回路
１４Ａ，１４Ｂにて波形整形され、矩形波状の整
形信号ハおよびニとなる。水晶発振器のように安
定な周波数信号を発生させる基準周波数発生回路
２は、基準時間幅発生回路３にクロツクパルスを
供給する。基準時間幅発生回路３は、第１の整形
回路１４Ａの出力信号ハの立上りをトリガ信号と
し、基準周波数発生回路２のクロツクパルスをＮ
個（Ｎは整数）カウントしている間は“１”レベ
ルを保ち、Ｎ個カウントを終えた後に“０”レベ
ルとなる様なＮ進カウンタにて構成されている。
従つて、基準時間幅発生回路３の出力信号へは、
第１の整形回路１４Ａの出力信号ハによるトリガ
時点より基準時間幅Ｔ_c＝Ｎ・τの間、“１”レベ
ルであるパルス信号となる。ここに、τは基準周
波数発生回路２の供給するクロツクパルスの周期
である。また、第２図において“１”レベルは高
レベルとして示した。第１の整形回路１４Ａの出力信号ハに対する第
２の整形回路１４Ｂの出力信号ニの時間差幅Ｔ_d
（本例では、出力信号ハの立上りから出力信号ニ
の立上りまでの時間）は時間差パルス発生器４に
て検出され、時間差幅Ｔ_dの間“ｏ”レベルとな
るパルス信号ホを得ている。この出力信号ホと基
準時間幅発生回路３の出力信号ヘはパルス合成回
路５にて合成され、時間差幅Ｔ_dと基準時間幅Ｔ_c
との差（Ｔ_d−Ｔ_c）に応じた出力パルストを生じ
る。本例では、パルス合成回路５の出力状態は
「電流流出」状態、「電流吸入」状態、および「高
インピーダンス」状態の３つの状態を有してお
り、Ｔ_d−Ｔ_c＝ｏのときには常に「高インピーダ
ンス」状態となし、Ｔ_d−Ｔ_c≠ｏのときは「高イ
ンピーダンス」状態の間に、Ｔ_d−Ｔ_cの符号に応
じて｜Ｔ_d−Ｔ_c｜幅のパルス状の「電流流出」状
態または「電流吸入」状態をはさんでいる。なお、時間差パルス発生回路４およびパルス合
成回路５により時間幅比較回路９を構成し、時間
差幅Ｔ_dと基準時間幅Ｔ_cを比較し、Ｔ_d−Ｔ_cに応
じた出力パルスを生ぜしめるようにしている。ま
た、基準時間幅発生回路３および時間幅比較回路
９により速度誤差検出回路１０を構成している。時間幅比較回路９の出力信号トはフイルタ回路
６により平滑されて直流電圧に変換され、低域補
償回路７にて直流を含む低周波成分が増強され
る。低域補償回路７の出力信号はモータ駆動回路
８にて電力増幅され、モータ１に供給される。その結果、時間差幅Ｔ_dが基準時間幅Ｔ_dと等し
く、またはほぼ等しくなるようにモータ１は速度
制御される。第３図にモータ１と検出器１３Ａ，１３Ｂの関
係例を示す。同図において、モータ１の回転軸１
１に取付けられた円板状の検出ロータ１２は、回
転軸心を中心とする円上または、ほぼ円上に全周
にわたり永久着磁された磁極対（Ｎ，Ｓ極）から
なる複数の固定的な変化部を有している。上記検
出ロータ１２の変化部（磁極対）に対向して、前
記検出器１３Ａ，１３Ｂを構成するところの２個
の磁気ヘツドを一体的に有する複合ヘツド１３が
配設されている。上記検出器１３Ａと１３Ｂは所
定間隔離して配置され、それらには検出ロータ１
２の回転に伴なつて位相の異なる交流信号が生ず
る。第４図に本例の速度検出の原理説明図を示す。
同図は、検出ロータ１２および検出器１３Ａ，１
３Ｂを軸心線上より見た図であり、Ｅは回転軸
心、Ｆは変化部の一点を示している。また検出ロ
ーダ１２の外周部は円で示し、円上の〇印によつ
て、変化部である磁極対の切換点を示している。
検出器１３Ａの出力交流信号に対する検出器１３
Ｂの出力交流信号の時間差Ｔ_dは、検出ロータ１
２の回転角速度をωとし、検出器１３Ａと１３Ｂ
の回転中心Ｅから見た角度をθとすれば、Ｔ_d＝θ／ω となる。従つて、時間差Ｔ_dを一定値Ｔ_cとなるよ
うに制御するならば、モータ１の回転速度は一定
となる。特に図示のように、検出ロータ１２の回
転方向に関して検出器１３Ａを検出器１３Ｂより
も上流側に配置すれば、検出ロータ１２の偏心お
よび変化部のバラツキ等の影響を受けにくくする
ことができるので有利となる。第５図に前記速度誤差検出回路１０の具体的な
構成例を示す。同図において、クロツク入力端子
CK、クリヤ端子CLおよび出力端子をもつＮ
進カウンタ２１と、入力信号の立上りを微分して
“Ｏ”レベルの信号を出す微分回路２２と、“Ｏ”
レベルのトリガ信号でリセツトとセツト動作を行
なうリセツト・セツト・フリツプフロツプ（以
下、Ｒ−Ｓ・FFと略称する）回路２３と、AND
回路２４とによつて基準時間幅発生回路３を構成
し、“１”レベルの信号にてリセツトとセツト動
作を行なうセツト優先リセツト・セツト・フリツ
プフロツプ（以下、Ｓ優先Ｒ−Ｓ・FFと略称す
る）回路２５によつて時間差パルス発生回路４を
構成し、OR回路２６と、AND回路２７と、PNP
型トランジスタ３２と、NPN型トランジスタ３
３と、抵抗２８，２９，３０，３１によつてパル
ス合成回路５を構成している。次に、その動作について第２図の波形図を参照
して説明する。まず、第１の整形回路１４Ａの出
力信号ハは“０”レベル、第２の整形回路１４Ｂ
の出力信号ニは“１”レベル、Ｒ−Ｓ・FF回路
２３のＱ出力へは“０”レベル、Ｓ優先Ｒ−Ｓ・
FF回路２５の出力ホは“１”レベルにあるも
のとする（第２図の左端の状態）。次に、信号ハが“１”レベルに変化したとすれ
ば、その信号ハの立上りにおいて微分回路２２に
“０”レベルのトリガ信号を発生し、Ｒ−Ｓ・FF
回路２３のＱ出力ヘを“１”レベルに変化させ
る。信号ハの立上り時点以外においては微分回路
２２の出力は“１”レベルにあり、またＲ−Ｓ・
FF回路２３のＱ出力ヘが“１”レベルに変化し
たために、Ｎ進カウンタ２１のCL端子は“１”
レベルとなり、Ｎ進カウンタ２１のクリヤ（リセ
ツト）が解除される。その結果、信号ハによるト
リガ時点より、Ｎ進カウンタ２１はCK端子に入
力されているクロツクパルスのカウントを開始
し、Ｎ個のクロツクパルスをカウントする間は
端子は“１”レベルにあり、Ｎ個のカウント
を終えた瞬間に端子が“１”レベルから
“０”レベルに変わる。端子の“０”レベル変
化によりＲ−Ｓ・FF回路２３はリセツトをかけ
られ、Ｒ−Ｓ・FF回路２３のＱ出力ヘは“０”
レベルとなる。Ｑ出力ヘはAND回路２４を介し
てCL端子を“０”レベルにし、Ｎ進カウンタ２
１の内部状態を“０”状態端子を“１”レベ
ルにして、信号ハの次のトリガ時点までＲ−Ｓ・
FF回路２３のＱ出力ヘを“０”レベルに保つ。従つて、基準時間幅発生回路３は第１の整形回
路１４Ａの出力信号ハの立上りをトリガ信号とし
て、クロツクパルスの周期τとカウント数Ｎの積
Ｎτで決定される基準時間幅Ｔ_c＝Ｎτの間、
“１”レベルとなる基準時間幅パルス信号へを発
生する。通常、カウント数Ｎは10〜10⁵の間に設
定される。一方、Ｓ優先Ｒ−Ｓ・FF回路２５にて構成さ
れる時間差パルス発生回路４には、セツト・トリ
ガ入力端子Ｓに第１の整形回路１４Ａの出力信号
ハが加えられ、リセツト・トリガ入力端子Ｒに第
２の整形回路１４Ｂの出力信号ニが加えられてい
る。入力Ｓ，Ｒと出力の時間的な変化を第２図
の左端の状態より考えると、次表１のごとくな
る。ここに、Ｈは“１”レベルに、Ｌは“０”レ
ベルに相当する。

【表】従つて、Ｓ優先Ｒ−Ｓ・FF回路２５の出力ホ
は、セツト・トリガ入力端子Ｓの入力信号ハの立
上りをトリガ時点としてセツト（本例では＝
Ｌ）され、リセツト・トリガ入力端子Ｒの入力信
号ニの立上りをトリガ時点としてリセツト（本例
では＝Ｈ）される。その結果、時間差パルス発
生回路４の出力信号ホは、第１の整形回路１４Ａ
の出力信号ハの立上りをトリガ信号とし、その出
力信号ハに対する第２の整形回路１４Ｂの出力信
号ニの時間差幅Ｔ_dに等しいパルス幅の時間差パ
ルス信号となる。基準時間幅発生回路３の出力信号へと時間差パ
ルス発生回路４の出力信号ホは、パルス合成回路
５のOR回路２６およびAND回路２７に入力さ
れ、OR回路２６の出力によつてトランジスタ３
２を駆動し、AND回路２７の出力によつてトラ
ンジスタ３３を駆動する。パルス合成回路５の入
力信号ヘ，ホと出力状態トの関係は、次表２のよ
うになる。

【表】従つて、パルス合成回路５の出力状態トは、第
２図に示すように通常は「高インピーダンス」状
態（トランジスタ３２，３３が共にOFF）にあ
り、Ｔ_d−Ｔ_c≠０のときには「高インピーダン
ス」状態の間に、Ｔ_d−Ｔ_cの符号に応じて｜Ｔ_d
−Ｔ_c｜幅のパルス状の「電流流出」状態または
「電流吸入」状態をはさんでいる。本例では、Ｔ_d−Ｔ_c＞０のときに「電流流出」
状態とし、Ｔ_d−Ｔ_c＜０のときに「電流吸入」状
態としている。これは、回路構成上の問題であ
り、逆の場合であつても構成できることはいうま
でもない。次に、時間差幅Ｔ_d、基準時間幅Ｔ_cとモータ１
の動作について、第６図を参照して説明する。第
６図のａはモータ１の速度が遅すぎる場合、ｂは
速度が速すぎる場合、ｃは定常速度の場合を示し
ている。第６図ａのモータ１の速度が遅すぎる場合、時
間差パルス発生回路４の出力信号ホの時間差幅Ｔ
_dは、基準時間幅発生回路３の出力信号への基準
時間幅Ｔ_cよりも広くなり（Ｔ_d＞Ｔ_c）、パルス合
成回路５の出力状態トは｜Ｔ_d−Ｔ_c｜幅の「電流
流出」状態を有するようになる。パルス合成回路
５の出力パルストは第１図のフイルタ回路６に供
給され、該フイルタ回路６の出力電圧を上げ、低
域補償回路７およびモータ駆動回路８を介してモ
ータ１の速度を速くして、時間差幅Ｔ_dを基準時
間幅Ｔ_cに等しくするように制御がかかる。また、第６図ｂの速度が速すぎる場合にはＴ_d
＜Ｔ_cとなり、パルス合成回路５の出力状態トは
｜Ｔ_d−Ｔ_c｜幅の「電流吸入」状態を有するよう
になる。このとき、フイルタ回路６の出力電圧は
下がり、低域補償回路７およびモータ駆動回路８
を介てモータ１の速度を遅くして、Ｔ_dをＴ_cに等
しくするように制御がかかる。さらに、第６図ｃのモータ１が定常速度の場合
にはＴ_d＝Ｔ_cとなり、信号ホとヘが同一レベルと
なる期間がなく、パルス合成回路５の出力状態ト
は「高インピーダンス」状態のままであり、フイ
ルタ回路６への電流の出入りはなくなり、その出
力電圧は一定に保たれる。その結果、モータ１の
速度を一定に保たれる。以上の説明から明らかなように、定常制御状態
では、Ｔ_d＝Ｔ_c＝Ｎτ（一定）の関係が常に成り立つことがわかる。なお、第５図の時間差パルス発生回路４は、Ｓ
優先Ｒ−Ｓ・FF回路２５に限らず、たとえば２
個の微分回路と、その微分出力をトリガ入力とす
るＲ−Ｓ・FF回路にて構成しても良い。第７図は基準時間幅発生回路３の別の構成例を
示した図であり、プログラマブルカウンタ４１を
使用して、そのカウント数Ｎを外部より変更する
ことにより、基準時間幅Ｔ_cを設定してモータ１
の速度を調整するようにしたものである。同図に
おいて、微分回路２２とＲ−Ｓ・FF回路２３と
AND回路２４は、前述の第５図の構成と同様で
あり、その動作も同じである。第７図において、
第５図の基準時間幅発生回路３と異なる点は、Ｎ
進カウンタ２１をプログラマブルカウンタ４１に
かえたところにある。プログラマブルカウンタ４
１はプリセツト入力端子を持ち、カウント開始時
点より端子は“１”レベルとなり、さらに、
プリセツト入力端子に２進数で設定された値をカ
ウントし終えると端子から“０”レベルの出
力がでる様になされている。プログラマブルカウ
ンタ４１のプリセツトは設定回路４２で行なわ
れ、これは複数個のスイツチ４３と、“１”レベ
ルを与える複数個の抵抗４４で構成されている。なお、プログラマブルカウンタ４１のプリセツ
ト入力端子は、それぞれ2⁰，2¹，……，２ⁿの桁
に対応し、スイツチ４３によつて所望の桁が選択
され所望のパルス幅（基準時間幅Ｔ_c）を得るこ
とができる。本構成によれば、第６図のタイムチヤートで説
明したように、定常制御状態においてはＴ_d＝Ｔ_c＝Ｎ・τ の関係が成り立つように動作するので、スイツチ
４３を操作してプログラマブルカウンタ４１のカ
ウント数Ｎを外部より変更させると、基準時間幅
Ｔ_cが変わり、結果的に時間差幅Ｔ_dがＴ_cに等し
くなるようにモータ１の速度は変化する。従つ
て、プログラマブルカウンタ４１のカウント数Ｎ
を調整することにより、モータ１の速度を調整す
ることができる。なお、上記のτはクロツクパルスチの周期長で
ある。第８図は前記低域補償回路７の具体的な構成例
である。同図において、演算増幅器５１、抵抗５
２と５３、コンデンサ５４および基準電源５５に
より構成されるアクテイブフイルタにて低域補償
回路７を構成している。この低域補償回路７の周
波数特性は、第９図に示すように、直流を含む低
域ほど利得が増大する様に動作し、速度制御ルー
プに組入れることにより、低域ほど帰還量が増大
するようになつている。第１０図にモータの制御特性を示す。同図ａはトルクの外乱周波数−速度変動特性を
示すボード線図であり、破線Ｊは低域補償回路７
がない場合であり、実線Ｋは低域補償回路７があ
る場合である。また、同図ｂは定常の負荷トルク
−速度変化特性を示すグラフであり、破線Ｊは低
域補償回路７がない場合であり、実線Ｋは低域補
償回路７がある場合である。かかる低域補償回路７を制御ループに組入れる
ことにより、制御系の帰還量が低域ほど増大し、
直流域では実用上ほぼ無限大（第８図の演算増幅
器５１の裸利得によつて決定される）となるた
め、第１０図ｂの実線Ｋにて示すように制御範囲
内では、いかなる負荷トルクでも速度変化は殆ん
ど零となり、位相制御をかけた場合と殆んど同一
の特性となる。なお、本発明で使用する検出器１４Ａ，１４Ｂ
は第３図に例示した構造のものに限定されるもの
ではなく、そのほか例えば全周積分型周波数発電
機を２個使用しても良い。また、モータ１は回転
型に限らず、直進移動する、いわゆるリニアモー
タであつても良い。さらに、モータ１およびモー
タ駆動回路８は直流型のものに限られるものでは
ない。以上の説明から明らかなように、本発明のモー
タの速度制御装置は、以下に述べるような数々の
特長を有する。 (1) 構成の簡単な速度制御ループのみの１ループ
の制御回路であるにもかかわらず、位相制御を
かけた場合と殆んど同一の負荷特性を持たせる
ことができる。また、その結果として、位相制
御をかけた場合のように速度制御ループと位相
制御ループの動作点が互に干渉し合うこともな
くなり、周囲温度変化や部品の経年変化による
回路の動作点の変動もなくなる。 (2) 速度誤差の検出はデイジタル的に行なつてい
るので、ビツト誤差以外の検出誤差は発生せ
ず、極めて正確な検出が可能である。特に、ク
ロツクパルスとして水晶発振器の出力のような
安定な周波数信号を用いることにより、基準時
間幅Ｔ_c＝Ｎτが安定となり、その結果、モー
タの定常速度の安定度は水晶発振器の安定度と
同等にすることができる。 (3) 速度誤差検出回路の出力状態（パルス合成回
路５の出力状態）は、「電流流出」モード・「電
流吸入」モールドおよび「高インピーダンス」
モードの３つの状態を持ち、定速時には「高イ
ンピーダンス」モードとなつて安定するので電
流の出入りがなく、リツプルは発生しない。ま
たは発生しても極めて小さい。従つて、フイル
タ回路６の時定数を小さくしても円滑な制御が
できる。 (4) 定常速度を調整するために速度誤差検出回路
の基準時間幅発生回路を構成するカウンタのカ
ウント数を変えても、速度誤差検出回路の出力
状態は自動的に「高インピーダンス」モードと
なつて定常速度となるため、動作点を調整する
必要がない。従つて、速度調整および可変速度
制御が容易となる。 (5) 速度誤差検出回路は全てデイジタル回路にて
構成できるため、IILまたはＣ−MOS等のIC化
に適している。そして、従来のサンプリング方
式の速度誤差検出回路で必要とされる外付けの
コンデンサ等も不要をなり、コストダウンが図
れる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロツク図、
第２図イ，ロ，ハ，ニ，ホ，ヘ，トはその動作説
明用波形図、第３図は同実施例におけるモータと
検出器の関係例を示す要部構成図、第４図は第３
図における速度検出の原理検出の原理説明図、第
５図は速度誤差検出回路の具体的な構成例を示す
図、第６図ａ，ｂ，ｃは速度制御動作を説明する
ためのタイムチヤート、第７図は基準時間幅発生
回路の構成例を示す図、第８図は低域補償回路の
構成例を示す図、第９図はその周波数特性図、第
１０図ａ，ｂは本発明による特性改善効果の例を
説明するための特性図である。１…モータ、２…基準周波数発生回路、３…基
準時間幅発生回路、４…時間差パルス発生回路、
５…パルス合成回路、６…フイルタ回路、７…低
域補償回路、８…モータ駆動回路、９…時間幅比
較回路、１０…速度誤差検出回路、１３Ａ，１３
Ｂ…検出器、１４Ａ，１４Ｂ…整形回路、２１…
Ｎ進カウンタ、２２…微分回路、２３…リセツ
ト・セツト・フリツプフロツプ回路、２４…
AND回路、２５…セツト優先リセツト・セツ
ト・フリツプフロツプ回路、４１…プログラマブ
ルカウンタ、４２…設定回路。

Claims

【特許請求の範囲】１被速度制御モータと、該モータの回転速度に
対応し、位相の異なる第１および第２の交流信号
を得る第１および第２の検出器と、前記第１の検
出器の出力交流信号波形を整形する第１の整形回
路と、前記第２の検出器の出力交流信号波形を整
形する第２の整形の整形回路と、クロツクパルス
を発生する基準周波数発生回路と、クロツクパル
ス入力端子とトリガパルス入力端子を持ち、前記
第１の整形回路の出力信号をトリガ信号とし、ト
リガ時点より前記クロツクパルスのカウントを開
始し、前記クロツクパルスをＮ個（ただし、Ｎは
整数）カウントしている間は第１レベルを保ち、
Ｎ個カウントを終えた後に第２レベルとなるよう
なＮ進カウンタを含み、前記第１の整形回路の出
力信号によるトリガ時点より基準時間幅T₀〔＝
Ｎ・τ（τはクロツクパルスの周期）〕のパルス
を生じる基準時間幅発生回路と、前記第１の整形
回路の出力信号に対する前記第２の整形回路の出
力信号の時間差幅Ｔ_dと前記基準時間幅発生回路
の基準時間幅Ｔ_cを比較し、それらの差に応じた
出力パルスを生じる時間幅比較回路と、該時間幅
比較回路の出力を平滑するフイルタ回路と、該フ
イルタ回路の出力の直流を含む低周波成分を増強
する低域補償回路と、該低域補償回路の出力を電
力増幅するモータ駆動回路を具備し、前記モータ
駆動回路の出力を前記モータに供給して、前記時
間差幅Ｔ_dが前記基準時間幅Ｔ_cに等しく、もしく
は、ほぼ等しくなるように速度制御系を構成した
ことを特徴とするモータの速度制御装置。２特許請求の範囲第１項の記載において、前記
時間幅比較回路の出力状態として、電流流出状
態、電流吸入状態および高インピーダンス状態の
３つの状態を持たしめるようにしたことを特徴と
するモータの速度制御装置。３特許請求の範囲第１項または第２項の記載に
おいて、前記基準時間幅発生回路を構成するＮ進
カウンタは、カウント数がプログラム可能なプロ
グラムカウンタとし、外部から設定により該プロ
グラムカウンタを制御してモータの速度調整を可
能としたことを特徴とするモータの速度制御装
置。４特許請求の範囲第１項または第２項の記載に
おいて、前記時間幅比較回路は、セツト・トリガ
入力端子とリセツト・トリガ入力端子を持ち、前
記第１の整形回路の出力信号をセツト・トリガ信
号として出力を第１レベルにセツトし、前記第２
の整形回路の出力信号をリセツト・トリガ信号と
して出力を第２レベルにリセツトすることによ
り、前記第１の整形回路の出力信号に対する前記
第２の整形回路の出力信号の時間差幅Ｔ_dに対応
したパルスを得る時間差パルス発生回路と、前記
基準時間幅発生回路と前記時間差パルス発生回路
の両出力パルスを合成するパルス合成回路を含め
て構成されていることを特徴とするモータの速度
制御装置。