JPS6137652B2 - - Google Patents
Info
- Publication number
- JPS6137652B2 JPS6137652B2 JP56152666A JP15266681A JPS6137652B2 JP S6137652 B2 JPS6137652 B2 JP S6137652B2 JP 56152666 A JP56152666 A JP 56152666A JP 15266681 A JP15266681 A JP 15266681A JP S6137652 B2 JPS6137652 B2 JP S6137652B2
- Authority
- JP
- Japan
- Prior art keywords
- valid data
- address
- register
- data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
本発明は情報処理システムにおける論理回路の
試験方式に関する。近年、情報処理システムにお
いてその記憶装置／回路は半導体技術の進展に従
つて情報処理装置の主記憶としては高速、大容量
化が進められ、他方入出力装置等の知能化に伴い
分散且多様化による用途が拡大している。
試験方式に関する。近年、情報処理システムにお
いてその記憶装置／回路は半導体技術の進展に従
つて情報処理装置の主記憶としては高速、大容量
化が進められ、他方入出力装置等の知能化に伴い
分散且多様化による用途が拡大している。
これ等に伴い、増大する夫々の記憶装置／回路
に対応する試験についても作業の自動化ならびに
時間の短縮が期待されている。
に対応する試験についても作業の自動化ならびに
時間の短縮が期待されている。
スキヤン・システムはランダムアクセスによる
アドレス方式と直列に連続するフリツプフロルツ
プ動作素子より構成されるシフトレジスタ方式に
大別されるが記憶データを鎖状に連続して記憶す
るシフトレジスタによるスキヤン・システムは記
憶または読出動作を行うに際して、鎖状に連なる
全記憶素子数を走査する必要があるため、その試
験に際して被試験体を分割して部分的な試験を施
す場合においても、従来は被試験体となるシフト
レジスタの全記憶素子数に対応した試験データを
準備する必要があつたので、試験データ中に不要
のデータが多くなるという欠点を有している。
アドレス方式と直列に連続するフリツプフロルツ
プ動作素子より構成されるシフトレジスタ方式に
大別されるが記憶データを鎖状に連続して記憶す
るシフトレジスタによるスキヤン・システムは記
憶または読出動作を行うに際して、鎖状に連なる
全記憶素子数を走査する必要があるため、その試
験に際して被試験体を分割して部分的な試験を施
す場合においても、従来は被試験体となるシフト
レジスタの全記憶素子数に対応した試験データを
準備する必要があつたので、試験データ中に不要
のデータが多くなるという欠点を有している。
本発明はこの欠点を除去する手段を提供しよう
とするものである。このため、本発明はシフトレ
ジスタよりなるスキヤン・システムの試験方式に
おいて、有効データと有効データに対応するアド
レスを記憶する手段を備え、クロツク信号に従い
全アドレスを順次走査する計数器の出力と有効デ
ータのアドレスとの一致が取れた時はアドレスに
対応する有効データの記憶内容を送出し、一致が
とれない時は一定の固定符号を送出することを特
徴とするものである。
とするものである。このため、本発明はシフトレ
ジスタよりなるスキヤン・システムの試験方式に
おいて、有効データと有効データに対応するアド
レスを記憶する手段を備え、クロツク信号に従い
全アドレスを順次走査する計数器の出力と有効デ
ータのアドレスとの一致が取れた時はアドレスに
対応する有効データの記憶内容を送出し、一致が
とれない時は一定の固定符号を送出することを特
徴とするものである。
これによつてデータが不要の記憶素子に対応す
る試験データ量を削減することが出来るようにな
る。
る試験データ量を削減することが出来るようにな
る。
以下図面に従い本発明の一実施例について具体
的に説明する。図は本発明の一実施例によるスキ
ヤン・システムの試験方式のブロツク図である。
的に説明する。図は本発明の一実施例によるスキ
ヤン・システムの試験方式のブロツク図である。
図において１１，１３は計数器、１２，１７は
照合器、１４はアドレスレジスタ、１５はデータ
レジスタ、１６は選別器、１７は走査長レジス
タ、ANDはアンド回路である。
照合器、１４はアドレスレジスタ、１５はデータ
レジスタ、１６は選別器、１７は走査長レジス
タ、ANDはアンド回路である。
クロツク信号はANDにおける他の入力ゲート
に“１”が入力される停止状態を除いて“０”が
入力されておりその都度論理積が得られて計数器
１１にクロツク信号が出力される。計数器１１は
クロツク信号が着信する毎に計数累計してその信
号を照合器１２および１７へ送出する。アドレス
レジスタ１４は計数器１３の計数指定する領域に
予め記憶された有効データのアドレスを照合器１
２に出力すると共に有効データを記憶するデータ
レジスタ１５に出力する。照合器１２はアドレス
レジスタ１４の有効データのアドレスと計数器１
１の計数累計（数）の照合一致を求める。一致が
得られた時は一致信号を選別器１６に入力して選
択信号とする一方計数器１３に入力して計数累計
し次のアドレスを出力せしめる。選択信号を照合
器１２より得た選別器１６は２対１の選択動作を
行いＡ端子を選択してデータレジスタ１５よりの
試験のための有効データを出力する。照合器１２
はアドレスレジスタ１４と計数器１１よりの信号
を得ても照合一致が得られぬ時“０”信号を出力
しこれを受ける選択器１６はＢ端子を選択して一
定信号“１”または“０”を出力する。このよう
に計数器１１のクロツク信号に従う計数累計と計
数器１３の駆動による。アドレスレジスタ１４の
出力を常時照合器１２により照合一致に従い、そ
の都度有効データを出力する。このようにして全
記憶素子数を走査して、予めデータレジスタ１５
に記憶した有効データをデータレジスタ１５に対
応して予め設定したアドレスを記憶するアドレス
レジスタ１４の内容に従つて送出するようにすれ
ば従来全記憶素子に対応して予め記憶しなければ
ならなかつた試験データについて、特に分割した
部分領域の試験に適用するときは必要部分のみを
記憶すれば良いので従来に比較して少量の試験デ
ータに対するデータレジスタとその記憶作業で済
むようになる。
に“１”が入力される停止状態を除いて“０”が
入力されておりその都度論理積が得られて計数器
１１にクロツク信号が出力される。計数器１１は
クロツク信号が着信する毎に計数累計してその信
号を照合器１２および１７へ送出する。アドレス
レジスタ１４は計数器１３の計数指定する領域に
予め記憶された有効データのアドレスを照合器１
２に出力すると共に有効データを記憶するデータ
レジスタ１５に出力する。照合器１２はアドレス
レジスタ１４の有効データのアドレスと計数器１
１の計数累計（数）の照合一致を求める。一致が
得られた時は一致信号を選別器１６に入力して選
択信号とする一方計数器１３に入力して計数累計
し次のアドレスを出力せしめる。選択信号を照合
器１２より得た選別器１６は２対１の選択動作を
行いＡ端子を選択してデータレジスタ１５よりの
試験のための有効データを出力する。照合器１２
はアドレスレジスタ１４と計数器１１よりの信号
を得ても照合一致が得られぬ時“０”信号を出力
しこれを受ける選択器１６はＢ端子を選択して一
定信号“１”または“０”を出力する。このよう
に計数器１１のクロツク信号に従う計数累計と計
数器１３の駆動による。アドレスレジスタ１４の
出力を常時照合器１２により照合一致に従い、そ
の都度有効データを出力する。このようにして全
記憶素子数を走査して、予めデータレジスタ１５
に記憶した有効データをデータレジスタ１５に対
応して予め設定したアドレスを記憶するアドレス
レジスタ１４の内容に従つて送出するようにすれ
ば従来全記憶素子に対応して予め記憶しなければ
ならなかつた試験データについて、特に分割した
部分領域の試験に適用するときは必要部分のみを
記憶すれば良いので従来に比較して少量の試験デ
ータに対するデータレジスタとその記憶作業で済
むようになる。
尚予め被試験体シフトレジスタの全記憶素子数
を設定した走査長レジスタ１８の信号と計数器１
１の出力信号を照合する比較器１７によつて全記
憶素子数の走査が終つた時点で一致が得られ信号
“１”が出力されゝば該試験体における試験の停
止信号として他に送出すると共にANDに入力す
る。こゝではその時点でクロツク信号と論理積が
得られらくなり、計数器１１への出力はなくなり
以後の各動作は自動諦に停止する。
を設定した走査長レジスタ１８の信号と計数器１
１の出力信号を照合する比較器１７によつて全記
憶素子数の走査が終つた時点で一致が得られ信号
“１”が出力されゝば該試験体における試験の停
止信号として他に送出すると共にANDに入力す
る。こゝではその時点でクロツク信号と論理積が
得られらくなり、計数器１１への出力はなくなり
以後の各動作は自動諦に停止する。
図は本発明の一実施例における試験方式のブロ
ツク図である。１１，１３は計数器、１２は照合
器、１４はアドレスレジスタおよび１５はデータ
レジスタである。
ツク図である。１１，１３は計数器、１２は照合
器、１４はアドレスレジスタおよび１５はデータ
レジスタである。
Claims (1)
- １ シフトレジスタよりなるスキヤン回路を用い
たスキヤン・システム試験方式において、有効デ
ータと有効データに対応するアドレスを記憶する
手段を備え、クロツク信号に従い全アドレスを順
次走査する計数器の出力と有効データのアドレス
との一致が取れた時はアドレスに対応する有効デ
ータの記憶内容を送出し、一致がとれない時は一
定の固定符号を送出することを特徴とするスキヤ
ン・システムの試験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56152666A JPS5854453A (ja) | 1981-09-26 | 1981-09-26 | スキヤン・システムの試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56152666A JPS5854453A (ja) | 1981-09-26 | 1981-09-26 | スキヤン・システムの試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5854453A JPS5854453A (ja) | 1983-03-31 |
| JPS6137652B2 true JPS6137652B2 (ja) | 1986-08-25 |
Family
ID=15545431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56152666A Granted JPS5854453A (ja) | 1981-09-26 | 1981-09-26 | スキヤン・システムの試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5854453A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6152860U (ja) * | 1984-09-11 | 1986-04-09 |
-
1981
- 1981-09-26 JP JP56152666A patent/JPS5854453A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6152860U (ja) * | 1984-09-11 | 1986-04-09 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5854453A (ja) | 1983-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2894691B2 (ja) | メガビツト・メモリモジユールのテスト方法および装置 | |
| JPS6313226B2 (ja) | ||
| CA1227585A (en) | Raster scan digital display system with digital comparator means | |
| JP3222083B2 (ja) | 共有メモリ制御装置 | |
| JP2752634B2 (ja) | ソート処理装置 | |
| KR910019049A (ko) | 반도체 집적회로 장치 및 그것을 사용한 디지탈 처리장치. | |
| EP1006455A2 (en) | Data base searching system | |
| US3713113A (en) | High speed pattern mass memory device | |
| EP0227348A2 (en) | Content addressable memory circuit and method | |
| US3975715A (en) | Scanning and selection methods and apparatus therefor | |
| JPS5854453A (ja) | スキヤン・システムの試験方法 | |
| JP2517471Y2 (ja) | Ｉｃ試験装置 | |
| JPH05341957A (ja) | リングバッファ回路 | |
| SU1439589A1 (ru) | Устройство дл анализа данных | |
| JPS62216046A (ja) | 論理シミユレ−シヨン装置の記録制御方式 | |
| JPS6014324A (ja) | 連想記憶装置 | |
| SU991413A1 (ru) | Устройство дл определени максимального числа из группы чисел | |
| JPH03138956A (ja) | ハンドラ | |
| SU1429141A1 (ru) | Устройство дл селекции изображений объектов | |
| JPS622337B2 (ja) | ||
| JP2578752Y2 (ja) | Ｉｃテスタ | |
| JPH0266626A (ja) | ソート装置 | |
| JPH02216565A (ja) | メモリテスト回路 | |
| JPH0563808A (ja) | トラヒツク収集制御方式 | |
| JPS6243752A (ja) | 信号制御装置 |