JPS6137655B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は多重仮想記憶方式の情報処理システム
における高速アドレス変換装置に関する。

従来の高速アドレス変換装置は、第１図に示す
ように仮想アドレス１００の一部であるセグメン
ト番号１００ａの少なくとも一部を貯蔵するアド
レス比較部１０３ａ、セグメントの先頭アドレス
１０１ａを貯蔵する実アドレス部１０３ｂおよび
セグメント長を示す情報１０１ｂを貯蔵するサイ
ズ部１０３ｃからなる組を複数組貯蔵するアドレ
ス変換バツフア１０３を中心に構成されている。
他の領域を誤つて参照しないように、仮想アドレ
ス１００に対応するアドレス変換対がアドレス変
換バツフア１０３内に存在する場合には仮想アド
レス内のセグメント内アドレス１００ｂとサイズ
部１０３ｃの内容とが比較され、アドレス変換バ
ツフア１０３内に存在しない場合には、主記憶上
に存在するセグメントテーブル１０１内のセグメ
ントサイズ１０１ｂと前記セグメント内アドレス
１００ｂとが比較される。

セグメントにはいろいろな大きさのものが存在
するので、これを固定ビツト数のセグメント内ア
ドレス１００ｂ内におさせることは、仮想アドレ
スの使用率の低下またはセグメントの分割による
管理の複雑さをもたらす。これを防ぐために、例
えば、セグメント内アドレス１００ｂのビツト数
を二種類にし、セグメント内アドレス１００ｂの
ビツト数が16ビツトのときを小セグメント、22ビ
ツトのときを大セグメントと呼び、全てのセグメ
ントをこの大小セグメントのいずれかに割当てる
方式がある。この方式ではセグメントサイズ１０
１ｂも、小セグメントのときは16ビツト大セグメ
ントのときは22ビツト必要となる。なお、大小セ
グメントいずれの場合にも仮想アドレス１００の
ビツト数は一定である。これら大セグメントと小
セグメントとをアドレス変換バツフア１０３内に
混在させようとすると、アドレス比較部１０３ａ
は、大セグメントの場合も小セグメントのビツト
構成に合わせなければならない。すなわち、大セ
グメントも小セグメントの最大サイズに合わせて
分割され、分割されたそれぞれは、別々にアドレ
ス変換バツフア１０３に登録されることになる。

ところが、大セグメントが分割され、別々にア
ドレス変換バツフア１０３に登録されても、サイ
ズ部１０３ｃのビツト数はやはり22ビツト必要で
あり、アドレス変換バツフア１０３の全ビツト数
は以前と変わらないので、小セグメントに分割し
たメリツトがないという欠点がある。本発明の目
的は、アドレス変換バツフアの容量の減少を達成
した高速アドレス変換装置を提供することにあ
る。

本発明の装置は、セグメントアドレスとセグメ
ント内アドレスとからなる仮想アドレスを供給す
る仮想アドレス供給手段と、 前記仮想アドレス情報、前記仮想アドレス情報
に対応する実アドレス情報および前記仮想アドレ
スのセグメント内アドレスの上限を規定するセグ
メント内アドレス境界情報を１組とする情報を複
数組格納し前記仮想アドレス供給手段から与えら
れるセグメントアドレスを格納しているときに検
出信号を出力するアドレス変換情報格納手段と、 前記アドレス境界情報を供給するアドレス境界
供給手段と、 前記アドレス変換情報格納手段から検出信号が
与えられたときには前記アドレス変換情報格納手
段に格納されたセグメント内アドレス境界情報を
選択し前記検出信号が与えられないときには前記
セグメント内アドレス境界供給手段からアドレス
境界情報を選択するアドレス境界選択手段と、 このアドレス境界選択手段の選択動作に応答し
て前記セグメント内アドレス境界供給手段から与
えられるセグメント内アドレス境界情報の上位ビ
ツトと前記仮想アドレス供給手段から与えられる
セグメント内アドレスの上位ビツトとを比較する
アドレス比較手段と、 このアドレス比較手段の比較結果が一致したと
き前記アドレス境界供給手段からのセグメント内
アドレス境界情報の下位ビツトを特定の値に設定
して前記アドレス変換情報格納手段のセグメント
内アドレス境界情報とする手段とを含むことを特
徴とする。

次に本発明について図面を参照して詳細に説明
する。第２図において、仮想アドレス１００が仮
想アドレス装置２００にセツトされると、セグメ
ント番号１００ａの全部または一部によりアドレ
ス変換バツフア１０３が参照される。

求めるアドレス変換対が、アドレス変換バツフ
ア１０３内に存在しない場合には、アドレス変換
バツフア１０３からのアドレス変換対検出信号３
００によりアドレス境界選択手段２０２でアドレ
ス境界装置２０１からのアドレス変換対を選択す
る。

アドレス境界装置２０１には、主記憶（図示せ
ず）から読み出されたセグメントサイズ１０１ｂ
がセツトされ、そのセグメントサイズ１０１ｂと
仮想アドレス装置２００内のセグメント内アドレ
ス１００ｂとがアドレス境界比較手段２０３にお
いて比較される。

ここで、セグメント内アドレス１００ｂとセグ
メントサイズ１０１ｂとのビツト数を小セグメン
トの場合には16ビツト、大セグメントの場合には
22ビツトととし、大小セグメントはセグメント番
号１００ａの上位１ビツトで区別できるものとす
る。

小セグメントの場合には、セグメントサイズ１
０１ｂの16ビツトがセグメント内アドレス１００
ｂの16ビツトと比較され、セグメントサイズ１０
１ｂがセグメント内アドレス１００ｂに等しいか
または小さい場合には、記憶保護エラーとして通
常のアドレス変換動作は中止となり、オペレーテ
イングシステムへ制御が移行する。

逆に、セグメントサイズ１０１ｂがセグメント
内アドレス１００ｂより大きい場合には、アドレ
ス変換動作は正常に終了し、アドレス境界比較手
段２０３からアドレス境界変更信号３０１は出力
されないので、アドレス境界変更手段２０４はア
ドレス境界装置２０１を選択し、セグメントサイ
ズ１０１ｂの16ビツトをそのままアドレス変換バ
ツフア１０３のサイズ部１０３ｃへ登録し、次の
アドレス変換動作に対し準備する。

次に、大セグメントの場合は、セグメントサイ
ズ１０１ｂの22ビツトが、セグメント内アドレス
１００ｂの22ビツトとアドレス境界比較手段２０
３とにより比較される。セグメントサイズ１０１
ｂが、セグメント内アドレス１００ｂに等しいか
または小さい場合には、小セグメントの場合と同
様に記憶保護エラーとしてオペレーテイングシス
テムが介入する。

セグメントサイズ１０１ｂが、セグメント内ア
ドレス１００ｂより大きい場合には、セグメント
サイズ１０１ｂの22ビツトの上位６ビツトとセグ
メント内アドレス１００ｂの22ビツトの上位６ビ
ツトとがアドレス境界比較手段２０３により比較
される。

比較の結果、セグメントサイズ１０１ｂの上位
６ビツトがセグメント内アドレス１００ｂの上位
６ビツトより大きい場合には、アドレス境界比較
手段２０３からのアドレス境界変更信号３０１に
より、アドレス境界変更手段２０４で前記アドレ
ス境界装置２０１からのセグメメントサイズ１０
１ｂの16ビツト全て論理“１”としてアドレス変
換バツフア１０３のサイズ部１０３ｃに登録す
る。

逆に、セグメントサイズ１０１ｂの上位６ビツ
トがセグメント内アドレス１００ｂの上位６ビツ
トに等しい場合には、アドレス境界比較手段２０
３からアドレス境界変更信号３０１は出力され
ず、小セグメントの場合と同様にアドレス境界変
更手段２０４でアドレス境界装置２０１からのセ
グメントサイズ１０１ｂを選択する。この結果セ
グメントサイズ１０１ｂの下16ビツトを、そのま
まアドレス変換バツフア１０３のサイズ部１０３
ｃへ登録する。

すなわち、大セグメントの場合には、セグメン
トサイズ１０１ｂの指定するアドレスとセグメン
ト内アドレス１００ｂの指定するアドレスとが同
一の64キロ（2¹⁶）バイト境界の領域内にあれば、
アドレス変換バツフア１０３のサイズ部１０３ｃ
へセグメントサイズ１０１ｂの下16ビツトを登録
する。これにより次回に同じ64キロバイト境界の
領域内で、アドレス変換要求が与えられたとき、
通常の記憶保護チエツクを行うことができる。

また、セグメントサイズ１０１ｂの指定するア
ドレスが、セグメント内アドレス１００ｂ指定す
るアドレスより上位の64キロバイト境界の領域に
あれば、アドレス変換バツフア１０３のサイズ部
１０３ｃへ、全て論理“１”の情報を登録する。
従つて次回に同一の64キロバイト境界の領域内で
アドレス変換要求が与えられても決して記憶保護
エラーとなることはない。

上述のように、アドレス変換バツフア１０３の
サイズ部１０３ｃへ登録することにより、アドレ
ス変換バツフア１０３内に求めるアドレス変換対
が存在する場合には、アドレス変換バツフア１０
３からのアドレス変換対検出信号３００によりア
ドレス境界選択手段２０２でアドレス変換バツフ
ア１０３のサイズ部１０３ｃを選択する。大セグ
メントおよび小セグメントのいずれの場合にも、
アドレス境界選択手段２０２の出力とセグメント
内アドレス１００ｂの16ビツトとはアドレス境界
比較手段２０３で比較される。アドレス境界選択
手段２０２の出力がセグメント内アドレスの16ビ
ツトより小さい場合には前憶保護エラーとなる。

本発明では、22ビツト必要であつたアドレス変
換バツフア１０３の従来のサイズ部１０３ｃが16
ビツトに減少する。

また、本発明では、セグメンテーシヨンにペー
ジング機能を加えた方式を採用すると、アドレス
変換バツフア１０３のサイズ部１０３ｃのビツト
数の減少をより大きくすることが可能となる。
今、ページの大きさを仮に２キロバイトとする
と、アドレス変換バツフア１０３のサイズ部１０
３ｃのビツト数は11ビツトあればよい。小セグメ
ントの場合には、セグメントサイズ１０１ｂの16
ビツトの上位５ビツトがセグメント内アドレス１
００ｂの16ビツトの上位５ビツトより大きいとき
に前記アドレス変換バツフア１０３のサイズ部１
０３ｃへ全て論理“１”のセグメントサイズを格
納する。また、大セグメントの場合にはセグメン
トサイズ１０１ｂの22ビツトの上位11ビツトがセ
グメント内アドレス１００ｂの22ビツトの上位11
ビツトより大きいときには、アドレス変換バツフ
ア１０３のサイズ部１０３ｃへ全て論理“１”の
セグメントサイズを格納する。

上記の場合以外は、セグメントサイズ１０１ｂ
の下11ビツトをそのままアドレス変換バツフア１
０３のサイズ部１０３へ格納すればよい。

本発明には、アドレス変換バツフア１０３にセ
グメントサイズ１０１ｂを変更して登録すること
によりアドレス変換バツフアのビツト数を従来よ
り縮小できるという効果がある。

【図面の簡単な説明】

第１図は従来のアトレス変換装置を示すブロツ
ク図および第２図は本発明の一実施例を示すブロ
ツク図である。 第１図および第２図において、１００……仮想
アドレス、１００ａ……セグメント番号、１００
ｂ……セグメント内アドレス、１０１……セグメ
ントテーブル、１０１ａ……セグメント先頭アド
レス、１０１ｂ……セグメントサイズ、１０２…
…セグメント、１０３……アドレス変換バツフ
ア、１０３ａ……アドレス比較部、１０３ｂ……
実アドレス部、１０３ｃ……サイズ部、２００…
…仮想アドレス装置、２０１……アドレス境界装
置、２０２……アドレス境界選択手段、２０３…
…アドレス境界比較手段、２０４……アドレス境
界変更手段、３００……アドレス変換対検出信
号、３０１……アドレス境界変更信号。

Claims (1)

1. 【特許請求の範囲】 １ セグメントアドレスとセグメント内アドレス
   とからなる仮想アドレスを供給する仮想アドレス
   供給手段と、 前記仮想アドレス情報、前記仮想アドレス情報
   に対応する実アドレス情報および前記仮想アドレ
   スのセグメント内アドレスの上限を規定するセグ
   メント内アドレス境界情報を１組とする情報を複
   数組格納し前記仮想アドレス供給手段から与えら
   れるセグメントアドレスを格納しているときに検
   出信号を出力するアドレス変換情報格納手段と、 前記アドレス境界情報を供給するアドレス境界
   供給手段と、 前記アドレス変換情報格納手段から検出信号が
   与えられたときには前記アドレス変換情報格納手
   段に格納されたセグメント内アドレス境界情報を
   選択し前記検出信号が与えられないときには前記
   セグメント内アドレス境界供給手段からアドレス
   境界情報を選択するアドレス境界選択手段と、 このアドレス境界選択手段の選択動作に応答し
   て前記セグメント内アドレス境界供給手段から与
   えられるセグメント内アドレス境界情報の上位ビ
   ツトと前記仮想アドレス供給手段から与えられる
   セグメント内アドレスの上位ビツトとを比較する
   アドレス比較手段と、 このアドレス比較手段の比較結果が一致したと
   き、前記アドレス境界供給手段からのセグメント
   内アドレス境界情報の下位ビツトを特定の値に設
   定して前記アドレス変換情報格納手段のセグメン
   ト内アドレス境界情報とする手段とを含むことを
   特徴とする高速アドレス変換装置。