JPS6139610A - 増幅器 - Google Patents
増幅器Info
- Publication number
- JPS6139610A JPS6139610A JP16498285A JP16498285A JPS6139610A JP S6139610 A JPS6139610 A JP S6139610A JP 16498285 A JP16498285 A JP 16498285A JP 16498285 A JP16498285 A JP 16498285A JP S6139610 A JPS6139610 A JP S6139610A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- input
- drift
- offset voltage
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 abstract description 31
- 238000012952 Resampling Methods 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 3
- 101150073536 FET3 gene Proteins 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 101150015217 FET4 gene Proteins 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は広帯域で使用する増幅器に関する。
従来から、種々の電子機器において直流信号、交流信号
を取り扱うために増幅器を使用してい孔増幅器は、一般
に、直流入力オフセット電圧及びドリフトを有するため
、重大な誤差を生じさせることがある。２極増幅器はミ
リポルト程度のオフセットとマイクロポルト／度Ｃ程度
のドリフトを有するが、入力インピーダンス特性は十分
でない。
を取り扱うために増幅器を使用してい孔増幅器は、一般
に、直流入力オフセット電圧及びドリフトを有するため
、重大な誤差を生じさせることがある。２極増幅器はミ
リポルト程度のオフセットとマイクロポルト／度Ｃ程度
のドリフトを有するが、入力インピーダンス特性は十分
でない。
ＦＥＴ増幅器はこれよりは良好な入力インピーダンス特
性を示すが、良好な入力オフセット電圧、又はドリフト
は有していない。
性を示すが、良好な入力オフセット電圧、又はドリフト
は有していない。
従来、ドリフトの問題の解決には、チョッパ増幅器が使
用されでいる。この技術の主な欠点は、帯域幅の制限で
ある。帯域幅の上限はチョップ周波数で決定され、一般
に、数百キロヘルツ以下である。
用されでいる。この技術の主な欠点は、帯域幅の制限で
ある。帯域幅の上限はチョップ周波数で決定され、一般
に、数百キロヘルツ以下である。
他の解決策としては、低域フィルタを高域フィルタと並
列に組合せ、直流から高周波数に至る入力信号を扱うも
のである。この装置の欠点としては、２個の増幅器のク
ロスオーバ周波数近くで性能が低下することである。他
の欠点は、２個の増幅器の入力段内のトランジスタの密
な熱的マツチングが良好な性能を得るために必咬なこと
であム極めて低い直流ドリフトの増幅器を用いた装置と
して電圧計がある。多くの電圧計では、適当な高周波数
性能を保持して低い直流ドリフトを実現することが困難
なので、直流信号と交流信号に各々別の増幅器な盛替と
している。直流及び交流測定をｌ ｍの広域増幅器で処
理できれば、構成要素を大きく減少させることになる。
列に組合せ、直流から高周波数に至る入力信号を扱うも
のである。この装置の欠点としては、２個の増幅器のク
ロスオーバ周波数近くで性能が低下することである。他
の欠点は、２個の増幅器の入力段内のトランジスタの密
な熱的マツチングが良好な性能を得るために必咬なこと
であム極めて低い直流ドリフトの増幅器を用いた装置と
して電圧計がある。多くの電圧計では、適当な高周波数
性能を保持して低い直流ドリフトを実現することが困難
なので、直流信号と交流信号に各々別の増幅器な盛替と
している。直流及び交流測定をｌ ｍの広域増幅器で処
理できれば、構成要素を大きく減少させることになる。
本発明は単一の増幅器を用いて低オフセット、低ドリフ
トの広帯域増幅器を提供することを目的とする。
トの広帯域増幅器を提供することを目的とする。
本発明は、ｌフィクロボルト未満の直流ドリフトを有し
、直流から１００ ＭＨｚ 程度までの周波数範囲で
動作する増幅器を提供する。本増幅器は、直流入力オフ
セット電圧をサンプルし、サンプル値を保持し、サンプ
ル値の量によって増幅器入力信号を補正する直流ドリフ
ト補償器を含む。全ての直流ドリフトは、直流入力オフ
セット電圧を周期的にサンプルすることで補償される。
、直流から１００ ＭＨｚ 程度までの周波数範囲で
動作する増幅器を提供する。本増幅器は、直流入力オフ
セット電圧をサンプルし、サンプル値を保持し、サンプ
ル値の量によって増幅器入力信号を補正する直流ドリフ
ト補償器を含む。全ての直流ドリフトは、直流入力オフ
セット電圧を周期的にサンプルすることで補償される。
第１図は、電圧直列帰還構成の直流ドリフト補償器を含
む増幅器８を示す。スイッチ１は例えば外部制御の単極
双投スイッチでもよく、制御装置６によって制御される
。スイッチｌは、入力信号Ｅｉｎ又は接地電位を無線周
波増幅器２の非反転入力部に接続するために設けられて
いる。無線周波増幅器２は、高入力インピーダンス、高
利得及び直流から１００ＭＨ２以上の帯域幅を有する市
販の増幅器を使用している。出力信号ＥＯが得られる出
力端子と無線周波増幅器２の反転入力部との間に、抵抗
器３が接続されている。
む増幅器８を示す。スイッチ１は例えば外部制御の単極
双投スイッチでもよく、制御装置６によって制御される
。スイッチｌは、入力信号Ｅｉｎ又は接地電位を無線周
波増幅器２の非反転入力部に接続するために設けられて
いる。無線周波増幅器２は、高入力インピーダンス、高
利得及び直流から１００ＭＨ２以上の帯域幅を有する市
販の増幅器を使用している。出力信号ＥＯが得られる出
力端子と無線周波増幅器２の反転入力部との間に、抵抗
器３が接続されている。
直流ドリフト補償器５は、無線周波増幅器２の直流ドリ
フトを減するための制御回路を含む。直流ドリフト補償
器５０入力信号ｅｉｆｉは、無線周波増幅器２の出力部
から得られる。直流ドリフト補償器５は制御装置６によ
って制御される。直流ドリフト補償器５の出力信号ｅ。
フトを減するための制御回路を含む。直流ドリフト補償
器５０入力信号ｅｉｆｉは、無線周波増幅器２の出力部
から得られる。直流ドリフト補償器５は制御装置６によ
って制御される。直流ドリフト補償器５の出力信号ｅ。
と、無線周波増幅器２０反転入力部との間には、抵抗器
４が接続される。
４が接続される。
無線周波増幅器２０反転入力部と、接地電位との間には
、抵抗器７が接続される。抵抗器３．７は帰還回路を形
成している。
、抵抗器７が接続される。抵抗器３．７は帰還回路を形
成している。
制御装置６は、以下に記述するように、スイッチ１と直
流ドリフト補償器５を駆動するための制御信号を生成す
る。
流ドリフト補償器５を駆動するための制御信号を生成す
る。
直流ドリフト補償器５の内部機能を第２図に示す。入力
信号ｅｉｎはフィルタ９に印加される。フィルタ９の出
力部は、スイッチ１００入力部に接続される。スイッチ
１０の出力部は、増幅器１１の入力部に接続される。増
幅器１１の出力部は、サンプル・ホールド回路１２０入
力部に接続される。サンプル・ホールト回路１２の出力
部はバッファ１３の入力部に接続される。バッファ１３
の出力部は、負帰遣を得るため、増幅器１１の入力部に
接続される。スイッチＩＯとサンプル・ホールド回路１
２には、第１図の制御装置６が接続される。
信号ｅｉｎはフィルタ９に印加される。フィルタ９の出
力部は、スイッチ１００入力部に接続される。スイッチ
１０の出力部は、増幅器１１の入力部に接続される。増
幅器１１の出力部は、サンプル・ホールド回路１２０入
力部に接続される。サンプル・ホールト回路１２の出力
部はバッファ１３の入力部に接続される。バッファ１３
の出力部は、負帰遣を得るため、増幅器１１の入力部に
接続される。スイッチＩＯとサンプル・ホールド回路１
２には、第１図の制御装置６が接続される。
以下、第１図と第２図を参照して増幅器８の動作を説明
する。スイッチｌが無線周波増幅器２の非反転入力部を
接地電位に接続するように制御装置６によって制御され
ると、同時に、直流ドリフト補償器５は、スイッチ１０
がフィルタ９の出力信号を増幅器１１に印加するように
制御装置６によって制御される。無線周波増幅器２の非
反転入力部は、接地電位に接続されているので、出力信
号Ｅ。は、該非反転入力部に対する直流入力オフセット
電圧を増幅したものとなる。直流ドリフト補償器５は、
出力信号Ｅ。をサンプルし、そのサンプル値を出力信号
ｅ□ として保持する。次に、制御装置６はスイッチ
ｌを制御し、入力信号Ｅｉｎを、無線周波増幅器２の非
反転入力部に接続させ、同時に、スイッチ１０を制御し
て、フィルタ９の出力信号を増幅器１】から切り離すこ
とによって直流ドリフト補償器５を非能動状態にする。
する。スイッチｌが無線周波増幅器２の非反転入力部を
接地電位に接続するように制御装置６によって制御され
ると、同時に、直流ドリフト補償器５は、スイッチ１０
がフィルタ９の出力信号を増幅器１１に印加するように
制御装置６によって制御される。無線周波増幅器２の非
反転入力部は、接地電位に接続されているので、出力信
号Ｅ。は、該非反転入力部に対する直流入力オフセット
電圧を増幅したものとなる。直流ドリフト補償器５は、
出力信号Ｅ。をサンプルし、そのサンプル値を出力信号
ｅ□ として保持する。次に、制御装置６はスイッチ
ｌを制御し、入力信号Ｅｉｎを、無線周波増幅器２の非
反転入力部に接続させ、同時に、スイッチ１０を制御し
て、フィルタ９の出力信号を増幅器１】から切り離すこ
とによって直流ドリフト補償器５を非能動状態にする。
直流入力オフセット電圧は、直流ドリフト補償器５によ
って無線周波増幅器２０反転入力部に以前に保持されて
いるので、無線周波増幅器２はこの値を入力信号Ｅｉｎ
から減するように動作する。無線周波増幅器２の出力信
号Ｅ。は、従って、直流入力オフセット値に無関係であ
る。直流入力オフセット電圧の全てのドリフトは、上記
のように、直流ドリフト補償器５を周期的に能動状態に
し、直流入力オフセット電圧をサンプルし直すことによ
って補償される。
って無線周波増幅器２０反転入力部に以前に保持されて
いるので、無線周波増幅器２はこの値を入力信号Ｅｉｎ
から減するように動作する。無線周波増幅器２の出力信
号Ｅ。は、従って、直流入力オフセット値に無関係であ
る。直流入力オフセット電圧の全てのドリフトは、上記
のように、直流ドリフト補償器５を周期的に能動状態に
し、直流入力オフセット電圧をサンプルし直すことによ
って補償される。
第３図に、本発明に使用する直流ドリフト補償器５の詳
細回路図な示す。抵抗器２６は、電界効果トランジスタ
（ＦＥＴ）３２のドレイン部と、入力信号ｅｉｎ供給端
子の間に接続される。ＦＥＴ３２のドレイン部と接地電
位間には、容量３５が接続される。ＦＥＴ３２のソース
部は、差動増幅器３０の非反転入力端子に接続される。
細回路図な示す。抵抗器２６は、電界効果トランジスタ
（ＦＥＴ）３２のドレイン部と、入力信号ｅｉｎ供給端
子の間に接続される。ＦＥＴ３２のドレイン部と接地電
位間には、容量３５が接続される。ＦＥＴ３２のソース
部は、差動増幅器３０の非反転入力端子に接続される。
差動増幅器３０は、高順方向利得と高入力インピーダン
スを持つ市販のモノリシック又は他の差動増幅器により
構成されてもよい。ＦＥＴ３１のドレイン部は、差動増
幅器３０の非反転入力に接続される。ＦＥＴ ３１のソ
ース部は、接地電位源に接続される。
スを持つ市販のモノリシック又は他の差動増幅器により
構成されてもよい。ＦＥＴ３１のドレイン部は、差動増
幅器３０の非反転入力に接続される。ＦＥＴ ３１のソ
ース部は、接地電位源に接続される。
ＦＥＴ３４のドレイン部は差動増幅器３０の出力部に接
続される。容量３７と抵抗器３８の直列回路がＰＩ！：
Ｔａ２のソース部と、接地電位との間に接続される。Ｆ
ＥＴ３４のソース部は、出力ＦＥＴ３３のゲート部にも
接続される。出力ＦＥＴ３３のドレイン部は、電涼電、
圧ｖＤＤに接続される。出力ＦＥＴ３３のソース部と９
電源電圧−ｖＤｏとの間には、抵抗器３６が接続される
。出力ＦＥＴ３３のソース部と、差動増幅器３００反転
入力の間には、抵抗器３９が接続される。差動増幅器３
００反転入力部と接地電位間には、抵抗器４２が接続さ
れる。
続される。容量３７と抵抗器３８の直列回路がＰＩ！：
Ｔａ２のソース部と、接地電位との間に接続される。Ｆ
ＥＴ３４のソース部は、出力ＦＥＴ３３のゲート部にも
接続される。出力ＦＥＴ３３のドレイン部は、電涼電、
圧ｖＤＤに接続される。出力ＦＥＴ３３のソース部と９
電源電圧−ｖＤｏとの間には、抵抗器３６が接続される
。出力ＦＥＴ３３のソース部と、差動増幅器３００反転
入力の間には、抵抗器３９が接続される。差動増幅器３
００反転入力部と接地電位間には、抵抗器４２が接続さ
れる。
ＦＥ’Ｔ２５のドレイン部は差動増幅器３０の出力部に
接続される。容量２７と抵抗器２９との直列回路は、Ｆ
ＥＴ２５のソース部と接地電位間に接続される。ＦＥＴ
２５のソース部は、出力ＦＥＴ２４のゲート部にも接続
される。出力ＦＥＴ２４のドレイン部は、電源電圧ＶＤ
Ｄに接続される。出力ＦＥＴ２４のソース部と、負電源
電圧−ｖＤｏの間には、抵抗器２８が接続される。出力
ＦＥＴ２４のソース部と１！：Ｔ４１のドレイン部の間
には、抵抗器４０が接続される。ＦＥＴ４＋のソース部
は、差動増幅器３００反転入力部に接続される。
接続される。容量２７と抵抗器２９との直列回路は、Ｆ
ＥＴ２５のソース部と接地電位間に接続される。ＦＥＴ
２５のソース部は、出力ＦＥＴ２４のゲート部にも接続
される。出力ＦＥＴ２４のドレイン部は、電源電圧ＶＤ
Ｄに接続される。出力ＦＥＴ２４のソース部と、負電源
電圧−ｖＤｏの間には、抵抗器２８が接続される。出力
ＦＥＴ２４のソース部と１！：Ｔ４１のドレイン部の間
には、抵抗器４０が接続される。ＦＥＴ４＋のソース部
は、差動増幅器３００反転入力部に接続される。
ＦＥＴ３４とＩ’ｌ；Ｔａ２とのゲート部には、共通に
、制御装置６の出力１ぎ号Ｃ８Ｉ が供給される。Ｆ
ＥＴ２５．３２．４１のゲート部には、共通に、制御装
置６の出力信号Ｃ８２が供給される。
、制御装置６の出力１ぎ号Ｃ８Ｉ が供給される。Ｆ
ＥＴ２５．３２．４１のゲート部には、共通に、制御装
置６の出力信号Ｃ８２が供給される。
第３図の直流ドリフト補償器５のタイミング図を第５図
に示す。第５図の制御信号Ｃ８＋とＣ８２は制御装置６
によって生成される。制御信号Ｃ８ＩとＣ８２は、第１
サンプリングウインドウｔ１と第２サンプリングウイン
ドウｔ２を形成するため、同期されている。サンプリン
グウィンドウ１．の始めで、制御信号ＣＳ＋は立−ヒリ
、ＦＥＴ３１．３４をオンにし、制御信号Ｃ８２は同時
にＦＥＴ２５．３２、及び４１をオフにする。ＦＥＴ３
１がオンにされ、ＦＥＴ３２がオフにされるので、これ
によって、差動増幅器３０の非反転入力部に接地電位に
接続され、直流入力オフセット電圧が増幅される。ＦＥ
Ｔ３４は差動増幅器３０からの出力信号を容ｔ３７に送
る。ＦＥＴ３４は、単に差動増幅器３０の出力信号をサ
ンプルするための手段であり、抵抗器３８と直列の容量
３７はＦＥＴ３４によってサンプルされた出力信号を冨
槓（ホールド）するための手段である。
に示す。第５図の制御信号Ｃ８＋とＣ８２は制御装置６
によって生成される。制御信号Ｃ８ＩとＣ８２は、第１
サンプリングウインドウｔ１と第２サンプリングウイン
ドウｔ２を形成するため、同期されている。サンプリン
グウィンドウ１．の始めで、制御信号ＣＳ＋は立−ヒリ
、ＦＥＴ３１．３４をオンにし、制御信号Ｃ８２は同時
にＦＥＴ２５．３２、及び４１をオフにする。ＦＥＴ３
１がオンにされ、ＦＥＴ３２がオフにされるので、これ
によって、差動増幅器３０の非反転入力部に接地電位に
接続され、直流入力オフセット電圧が増幅される。ＦＥ
Ｔ３４は差動増幅器３０からの出力信号を容ｔ３７に送
る。ＦＥＴ３４は、単に差動増幅器３０の出力信号をサ
ンプルするための手段であり、抵抗器３８と直列の容量
３７はＦＥＴ３４によってサンプルされた出力信号を冨
槓（ホールド）するための手段である。
容量３７の蓄積′醒荀は出力ＦＥＴ３３をオンにし、信
号ｅｔがそのソース部に現われる。容量３７は、出力Ｆ
ＥＴ３３の高インピーダンスゲート部のバッファ効果の
ために、あまり放電しない。従って、出力ＦＥ’ｌ’３
３は、サンプリングウィンドウｔｌの最初の発生からオ
ンのまずである。抵抗器３９と４２は、信号ｅｏ′ の
電圧直列帰還を、差動増幅器３００反転入力部にかける
。差動増幅器３０は、理想増幅器すなわち利得が無限で
あると仮定されるので、信号ｅｏ′は抵抗器３９と４２
によって実質的に制限される。これは次式で示される。
号ｅｔがそのソース部に現われる。容量３７は、出力Ｆ
ＥＴ３３の高インピーダンスゲート部のバッファ効果の
ために、あまり放電しない。従って、出力ＦＥ’ｌ’３
３は、サンプリングウィンドウｔｌの最初の発生からオ
ンのまずである。抵抗器３９と４２は、信号ｅｏ′ の
電圧直列帰還を、差動増幅器３００反転入力部にかける
。差動増幅器３０は、理想増幅器すなわち利得が無限で
あると仮定されるので、信号ｅｏ′は抵抗器３９と４２
によって実質的に制限される。これは次式で示される。
ｅＯ′＝ ｖｉ （（Ｒ４２＋ Ｒ３９） ／ Ｒ４２
） ・−−−・・Ｉｌ）ここで、Ｒ３９、Ｒ４２は各々
抵抗器３９．４２の抵抗値であり又、Ｖｒは差動増幅器
３０の非反転入力部に対する直流オフセット電圧を示す
。
） ・−−−・・Ｉｌ）ここで、Ｒ３９、Ｒ４２は各々
抵抗器３９．４２の抵抗値であり又、Ｖｒは差動増幅器
３０の非反転入力部に対する直流オフセット電圧を示す
。
再び第５図を参照する。サンプリングウィンドウ１．が
終Ｔすると、サンプリングウィンドウｔ２が始まる。サ
ンプリングウィンドウｔ２の始めに於て、制御信号Ｃ８
ＩはＦＰ、’ｒ３＋、３４なオフにし、制御信号Ｃ８２
はＦＥＴ ２５．３２、及び４１をオンにする。
終Ｔすると、サンプリングウィンドウｔ２が始まる。サ
ンプリングウィンドウｔ２の始めに於て、制御信号Ｃ８
ＩはＦＰ、’ｒ３＋、３４なオフにし、制御信号Ｃ８２
はＦＥＴ ２５．３２、及び４１をオンにする。
ＦＥＴ３２がオンで、ＦＥＴ３１がオフにされるので、
差動増幅器３０の非反転入力部は、入力信号ｅｉｎ及び
直流オフセット電圧ｖ１を受ける。ＦＥＴ３＋、３２は
、２個のサンプリングウィンドウ期間中、差動増幅器３
０の非反転入力部を、接地電位と入力信号ｅｉｎとの間
を交互に切替えるための手段として働く。抵抗器２６と
容［３５は、サンプリングウィンドウｔ２中に、高周波
信号が直流ドリフト補償器５に結合するのを防ぐ低域フ
ィルタとして動作する。ＦＥＴ２５は、差動増幅器３０
の出力信号を容′１に２７に印加する。ＦＥＴ２５は、
単に、差動増幅器３０の出力１ｇ号をサンプルするため
の手段であり、抵抗器２９と直列の容量２７は、ＦＥＴ
２５によってサンプルされた信号を蓄積するための手段
である。
差動増幅器３０の非反転入力部は、入力信号ｅｉｎ及び
直流オフセット電圧ｖ１を受ける。ＦＥＴ３＋、３２は
、２個のサンプリングウィンドウ期間中、差動増幅器３
０の非反転入力部を、接地電位と入力信号ｅｉｎとの間
を交互に切替えるための手段として働く。抵抗器２６と
容［３５は、サンプリングウィンドウｔ２中に、高周波
信号が直流ドリフト補償器５に結合するのを防ぐ低域フ
ィルタとして動作する。ＦＥＴ２５は、差動増幅器３０
の出力信号を容′１に２７に印加する。ＦＥＴ２５は、
単に、差動増幅器３０の出力１ｇ号をサンプルするため
の手段であり、抵抗器２９と直列の容量２７は、ＦＥＴ
２５によってサンプルされた信号を蓄積するための手段
である。
容量２７０１Ｆ槓電荷は出力ＦＥＴ２４をオンにし、出
力信号ｅｏかそのソースに出現する。容量２７は、ＦＥ
Ｔ２４の高インピータンスゲート部のバッファ効果のた
め、著Ｌ ＜は放電１〜ない。従って、出力Ｆ１シＴ２
４は、アンプリングウィンドウｔ２の最初の発生からオ
ンのままである。抵抗器４０と、抵抗器３９と４２の並
り１」結合とによって、差動増幅器３００反転入力部に
、′電圧直列帰還として出力信号ｅ６が印加される。差
動増幅器３０の利得は無限と仮定しているので、出力信
号ｅｏは、抵抗器４０と、抵抗器３９と４２の並列結合
回路とによって制限される。従って出力信号ｅｏは次式
で表わされる。
力信号ｅｏかそのソースに出現する。容量２７は、ＦＥ
Ｔ２４の高インピータンスゲート部のバッファ効果のた
め、著Ｌ ＜は放電１〜ない。従って、出力Ｆ１シＴ２
４は、アンプリングウィンドウｔ２の最初の発生からオ
ンのままである。抵抗器４０と、抵抗器３９と４２の並
り１」結合とによって、差動増幅器３００反転入力部に
、′電圧直列帰還として出力信号ｅ６が印加される。差
動増幅器３０の利得は無限と仮定しているので、出力信
号ｅｏは、抵抗器４０と、抵抗器３９と４２の並列結合
回路とによって制限される。従って出力信号ｅｏは次式
で表わされる。
ｅｏ＝ （ｅｔｎ＋ｖｔ３ （Ｒ４０＋（Ｒ３９／ Ｒ
４２） ） ／ （１３９／／ Ｒ４２）・・・・・・
・・・（２） ここで、（Ｒ１９＋Ｒ４２）： （Ｒ３９Ｘ Ｒ４２）
／ （Ｒ１１９＋Ｒ４２）である。Ｒ４２（Ｒ３９であ
れば、（Ｒ３９７Ｒ４２）は概ねＲ４２に等しく１式（
２）は次のように簡略になる。
４２） ） ／ （１３９／／ Ｒ４２）・・・・・・
・・・（２） ここで、（Ｒ１９＋Ｒ４２）： （Ｒ３９Ｘ Ｒ４２）
／ （Ｒ１１９＋Ｒ４２）である。Ｒ４２（Ｒ３９であ
れば、（Ｒ３９７Ｒ４２）は概ねＲ４２に等しく１式（
２）は次のように簡略になる。
ｅ（１： （ｅｌｎ ＋ｖ１ ） （（Ｒ４０＋Ｒ４２
）／ Ｒ４２）−−（３）実際の動作では、サンプリン
グウィンドウｔｚ中に、差動増幅器３００反転入力部に
信号が存在する。この信号は、式１１）で表わされるも
ので、差動増幅器３０の直流オフセット電圧を増幅した
値を示す。動作上、差動増幅器３０は、非反転入力部で
受信される信号から、反転入力部で受信される信号を減
算する。この減算は、式（３）から式ｔ１）を差引くこ
とに等しい。
）／ Ｒ４２）−−（３）実際の動作では、サンプリン
グウィンドウｔｚ中に、差動増幅器３００反転入力部に
信号が存在する。この信号は、式１１）で表わされるも
ので、差動増幅器３０の直流オフセット電圧を増幅した
値を示す。動作上、差動増幅器３０は、非反転入力部で
受信される信号から、反転入力部で受信される信号を減
算する。この減算は、式（３）から式ｔ１）を差引くこ
とに等しい。
ｅｏ ＝ （ｅｌ、 ＋ＶＩ）（（Ｒ４０＋Ｒ４２）／
Ｒ４２）Ｖ＋ （（Ｒａｗ ＋ Ｒ４２）／Ｒ４２）・
−（４）Ｒｓｓ ＝ Ｒ４０ならば、直流ドリフト補償
器５の伝達関数でがる式（４）は簡略化される。
Ｒ４２）Ｖ＋ （（Ｒａｗ ＋ Ｒ４２）／Ｒ４２）・
−（４）Ｒｓｓ ＝ Ｒ４０ならば、直流ドリフト補償
器５の伝達関数でがる式（４）は簡略化される。
ｅｏ＝ｅｔＩｌ（（Ｒ４０＋Ｒ４２）／Ｒｏ） ・
・・・−・・−（５）サンプリングウィンドウｔ２が完
Ｔした場合の効果は、直流オフセット電圧ｖＩが直流ド
リフト補償器５の伝達関数から除かれ、直流オフセット
電圧は、周期的にサンプリングを繰返すことによって、
自動的に補償される。
・・・−・・−（５）サンプリングウィンドウｔ２が完
Ｔした場合の効果は、直流オフセット電圧ｖＩが直流ド
リフト補償器５の伝達関数から除かれ、直流オフセット
電圧は、周期的にサンプリングを繰返すことによって、
自動的に補償される。
要するに、直流ドリフト補償器５は２個のモードのいず
れかで動作〕−る。サンプリングウィンドウｔ１では、
直流ドリフト補償器５は内部補償モードで動作し、差動
増幅器３０の直流オフセット電圧Ｖ１をサンプルし、そ
のサンプル値を記憶スる。
れかで動作〕−る。サンプリングウィンドウｔ１では、
直流ドリフト補償器５は内部補償モードで動作し、差動
増幅器３０の直流オフセット電圧Ｖ１をサンプルし、そ
のサンプル値を記憶スる。
サンプリングウィンドウｔ２では、直流ドリフト補償器
５は、サンプル／ホールドモードで動作し、入力信号ｅ
ｌｎをサンプルし、直流オフセット電圧ｖＩに無関係に
出力信号ｅｏを生成する。
５は、サンプル／ホールドモードで動作し、入力信号ｅ
ｌｎをサンプルし、直流オフセット電圧ｖＩに無関係に
出力信号ｅｏを生成する。
直流ドリフト補償器５の伝達関数からの直流オフセット
電圧ｖＩの除去は、２個の帰還路の利得差によって制限
される。直流オフセット電圧ｖ１は、オフになっている
ＦＥＴ４１によって抵抗器４０が分離されるので、サン
プリングウィンドウｔｌ中に精密にサンプルされる。し
かし、サンプリングウィンドウｔ２中には、直流オフセ
ット電圧ｖＩと結合した入力信号ｅｉｎのサンプリング
は、抵抗器３９が抵抗器４２と並列であることによって
影響される。Ｒ４２＜ Ｒ８９と仮定すると、Ｒ４２と
Ｒ３９の並列接続による測定誤差は、小さくなる。例え
ば、Ｒａ５＝ Ｉ ＯＯＲ４２であれば、誤差は１％と
なる。第３図に示した直流ドリフト補償器５と制御装置
６を含む広帯域幅増幅器６１の詳細回路図を第４図に示
す。ＦＥＴ５１のドレイン部は入力信号Ｅｉｎに接続さ
れる。ＦＥＴ５１のソース部は無線周波増幅器５３の非
反転入力部に接続される。無線周波増幅器５３は、高入
力インピーダンス、高順方向利得、及び直流から１００
ＭＩ（ｚ以上の帯域幅を有する市販へ又は他の増幅器に
より構成され得る。ＦＥＴ５２のドレイン部は無線周波
増幅器５３の非反転入力部に接続される。ＦＥＴ５２の
ソース部は接地電位に接続される。無線周波増幅器５３
の出力信号Ｅ。
電圧ｖＩの除去は、２個の帰還路の利得差によって制限
される。直流オフセット電圧ｖ１は、オフになっている
ＦＥＴ４１によって抵抗器４０が分離されるので、サン
プリングウィンドウｔｌ中に精密にサンプルされる。し
かし、サンプリングウィンドウｔ２中には、直流オフセ
ット電圧ｖＩと結合した入力信号ｅｉｎのサンプリング
は、抵抗器３９が抵抗器４２と並列であることによって
影響される。Ｒ４２＜ Ｒ８９と仮定すると、Ｒ４２と
Ｒ３９の並列接続による測定誤差は、小さくなる。例え
ば、Ｒａ５＝ Ｉ ＯＯＲ４２であれば、誤差は１％と
なる。第３図に示した直流ドリフト補償器５と制御装置
６を含む広帯域幅増幅器６１の詳細回路図を第４図に示
す。ＦＥＴ５１のドレイン部は入力信号Ｅｉｎに接続さ
れる。ＦＥＴ５１のソース部は無線周波増幅器５３の非
反転入力部に接続される。無線周波増幅器５３は、高入
力インピーダンス、高順方向利得、及び直流から１００
ＭＩ（ｚ以上の帯域幅を有する市販へ又は他の増幅器に
より構成され得る。ＦＥＴ５２のドレイン部は無線周波
増幅器５３の非反転入力部に接続される。ＦＥＴ５２の
ソース部は接地電位に接続される。無線周波増幅器５３
の出力信号Ｅ。
供給部と反転入力部との間には、抵抗器５４が接続され
る。ＦＥＴ６０のドレイン部には直流ドリフト補償器５
の出力信号ｅｏが供給される。ＦＥＴ６０のソース部と
、無線周波増幅器５３０反転入力部との間には、抵抗器
５５が接続される。無線周波増幅器５３０反転入力部と
、接地電位との間には、抵抗器５６が接続される。
る。ＦＥＴ６０のドレイン部には直流ドリフト補償器５
の出力信号ｅｏが供給される。ＦＥＴ６０のソース部と
、無線周波増幅器５３０反転入力部との間には、抵抗器
５５が接続される。無線周波増幅器５３０反転入力部と
、接地電位との間には、抵抗器５６が接続される。
上記の制御装置６の出力信号Ｃ８Ｉは、ＦＥＴ５１と６
０とのゲート部に接続される。制御装置６の出力信号Ｃ
８２は、Ｆ’ＥＴ５２のゲート部に接続される。
０とのゲート部に接続される。制御装置６の出力信号Ｃ
８２は、Ｆ’ＥＴ５２のゲート部に接続される。
広帯域増幅器６１の動作は、第５図のタイミング図を参
照すれば理解される。サンプリングウィンドウ１．の始
まりで、制御信号Ｃ８Ｉが立上り、これによって、直流
ドリフト補償器５を内部補償モードに切替えるので、補
償器５は、差動増幅器３０の直流オフセット電圧Ｖｌを
サンプルし保持する。
照すれば理解される。サンプリングウィンドウ１．の始
まりで、制御信号Ｃ８Ｉが立上り、これによって、直流
ドリフト補償器５を内部補償モードに切替えるので、補
償器５は、差動増幅器３０の直流オフセット電圧Ｖｌを
サンプルし保持する。
同時に、ＦＥＴ６０は制御信号Ｃ８＋によってオンされ
、ＦＥＴ５２は制御信号Ｃ８２によってオフされへＦＥ
Ｔ５１がオンで、ＦＥＴ５２がオフされるので、無線周
波増幅器５３の非反“転入力部は入力信号Ｅｉｎに接続
される。従って、無線周波増幅器５３は、入力信号Ｂｉ
ｎと直流オフセット電圧ｖＩを、その非反転入力信号を
参照して増幅する。無線周波増幅器５３の利得を無限大
と仮定すると、出力信号Ｅ。
、ＦＥＴ５２は制御信号Ｃ８２によってオフされへＦＥ
Ｔ５１がオンで、ＦＥＴ５２がオフされるので、無線周
波増幅器５３の非反“転入力部は入力信号Ｅｉｎに接続
される。従って、無線周波増幅器５３は、入力信号Ｂｉ
ｎと直流オフセット電圧ｖＩを、その非反転入力信号を
参照して増幅する。無線周波増幅器５３の利得を無限大
と仮定すると、出力信号Ｅ。
は、抵抗器５４と、抵抗器５５と５６の並列結合とによ
って制限され、次式で表わされる。
って制限され、次式で表わされる。
Ｅ□＝ （Ｅｉｎ＋ Ｖｉ） （Ｒ５４＋（Ｒｓｓ／／
Ｒ５５））／ （Ｒｓｓ ／ Ｒｓｓ ） ・・・
・・・・・（６）ここで、（Ｒｓｓ／／ Ｌｔｓｅ ）
＝ （Ｒａｓ Ｘ Ｒｓｓ ）／ （Ｒｓｓ ＋ Ｒ
ｓｓ ）である。Ｒｓａ＜Ｒｓｓであれば、（Ｒ５５／
Ｒ５５）はほぼＲｓａに等しいので、式（６）は次の様
に簡略化される。
Ｒ５５））／ （Ｒｓｓ ／ Ｒｓｓ ） ・・・
・・・・・（６）ここで、（Ｒｓｓ／／ Ｌｔｓｅ ）
＝ （Ｒａｓ Ｘ Ｒｓｓ ）／ （Ｒｓｓ ＋ Ｒ
ｓｓ ）である。Ｒｓａ＜Ｒｓｓであれば、（Ｒ５５／
Ｒ５５）はほぼＲｓａに等しいので、式（６）は次の様
に簡略化される。
Ｅ□＝ （Ｅｉｎ＋ ｖｉ ）（（Ｒ５４＋Ｒｓｓ ）
／ Ｒ５６）・・・−（７）サンプリングウィンドウｔ
２ の始めで、制御信号Ｃ８口ま直流ドリフト補償器
５をサンプル／ホールドに切り替え、ＦＥＴ５１をオフ
にする。一方、制御信号Ｃ８２はＦＥＴ５２をオンにす
る。ＦＥＴ５１がオフで、ＦＥＴ５２がオンにされるの
で、無線周波増幅器５３の非反転入力部は接地電位に接
続され、直流オフセット電圧■１が増幅される。出方信
号Ｅ。は、抵抗器５４と５６とによって制限され、次式
で示される。
／ Ｒ５６）・・・−（７）サンプリングウィンドウｔ
２ の始めで、制御信号Ｃ８口ま直流ドリフト補償器
５をサンプル／ホールドに切り替え、ＦＥＴ５１をオフ
にする。一方、制御信号Ｃ８２はＦＥＴ５２をオンにす
る。ＦＥＴ５１がオフで、ＦＥＴ５２がオンにされるの
で、無線周波増幅器５３の非反転入力部は接地電位に接
続され、直流オフセット電圧■１が増幅される。出方信
号Ｅ。は、抵抗器５４と５６とによって制限され、次式
で示される。
Ｅｏ＝Ｖｉ （（Ｒ５４＋Ｒｓａ ）／ Ｒｓａ ）
・・・・・−・（８）サンプリングウィンドウｔ２の
間、直流ドリフト補償器５は、式（８）で示される出力
信号Ｅｏをサンプルし、出力信号ｅｏにサンプル値を記
憶する。ＦＥＴ６０は、直流オフセット電圧Ｖｉ が
正しくサンプルされるのを保証するため、サンプリング
ウィンドウｔ２中はオフである。
・・・・・−・（８）サンプリングウィンドウｔ２の
間、直流ドリフト補償器５は、式（８）で示される出力
信号Ｅｏをサンプルし、出力信号ｅｏにサンプル値を記
憶する。ＦＥＴ６０は、直流オフセット電圧Ｖｉ が
正しくサンプルされるのを保証するため、サンプリング
ウィンドウｔ２中はオフである。
サンプリングウィンドウｔ２が終ると、上記のように、
サンプリングウィンドウｔ１が始まる。制御信号Ｃ８＋
はＦＥＴ５１と６０をオンにし、これにより、入力信号
Ｅ ｉ ｎを無線周波増幅器５３の非反転入力部に接続
し、出力信号ｅｏを反幅入力部に接続する。動作−ヒ、
無線周波増幅器５３は、非反転入力部で受信された信号
から、反転入力部で受信された信号を減算し、この差を
増幅する。この動作上の減算は、式（７）から式（８）
を差引くのと等価である。
サンプリングウィンドウｔ１が始まる。制御信号Ｃ８＋
はＦＥＴ５１と６０をオンにし、これにより、入力信号
Ｅ ｉ ｎを無線周波増幅器５３の非反転入力部に接続
し、出力信号ｅｏを反幅入力部に接続する。動作−ヒ、
無線周波増幅器５３は、非反転入力部で受信された信号
から、反転入力部で受信された信号を減算し、この差を
増幅する。この動作上の減算は、式（７）から式（８）
を差引くのと等価である。
Ｅｏ＝（Ｅｉｎ ＋ Ｖｉ ） （（Ｒ５４＋Ｒ５６）
／ Ｒｓｓ ）Ｖ７ （（Ｒ５４＋ Ｒｓｓ ） ／
Ｒｓｓ ） −−（９）Ｅｏ−Ｂｉｎ （（Ｒ５４＋
Ｒｓｓ ）／ Ｒ５６） ・・・・・・・・・ＯＩ
式ＯＩは広帯域増幅器６１の伝達関数であり、直流オフ
セット電圧Ｖｉに無関係である。直流オフセット電圧の
全てのドリフトは、各々の後続するサンプリングウィン
ドウ１２間に直流オフセット電圧Ｖｉのサンプリングを
繰返す直流ドリフト補償器５によって自動的に補償され
る。
／ Ｒｓｓ ）Ｖ７ （（Ｒ５４＋ Ｒｓｓ ） ／
Ｒｓｓ ） −−（９）Ｅｏ−Ｂｉｎ （（Ｒ５４＋
Ｒｓｓ ）／ Ｒ５６） ・・・・・・・・・ＯＩ
式ＯＩは広帯域増幅器６１の伝達関数であり、直流オフ
セット電圧Ｖｉに無関係である。直流オフセット電圧の
全てのドリフトは、各々の後続するサンプリングウィン
ドウ１２間に直流オフセット電圧Ｖｉのサンプリングを
繰返す直流ドリフト補償器５によって自動的に補償され
る。
要約すると、広帯域増幅器６１は、２個のモードのいず
れかで動作１−る。サンプリングウィンドウｔｌでは、
広帯域増幅器６１は増幅モードで動作し、入力信号Ｅｉ
ｎは増幅され、出力信号Ｅ。は無線周波増幅器５３の直
流オフセット電圧Ｖｉに無関係に生成される。サンプリ
ングウィンドウｔ２では、広帯域増幅器６１は、サンプ
ル／ホールドモードで動作し、ここで同時にサンプル／
ホールドモードで動作する直流ドリフト補償器５は、無
線周波増幅器５３の直流オフセットを圧Ｖｉをサンプル
し記憶する。
れかで動作１−る。サンプリングウィンドウｔｌでは、
広帯域増幅器６１は増幅モードで動作し、入力信号Ｅｉ
ｎは増幅され、出力信号Ｅ。は無線周波増幅器５３の直
流オフセット電圧Ｖｉに無関係に生成される。サンプリ
ングウィンドウｔ２では、広帯域増幅器６１は、サンプ
ル／ホールドモードで動作し、ここで同時にサンプル／
ホールドモードで動作する直流ドリフト補償器５は、無
線周波増幅器５３の直流オフセットを圧Ｖｉをサンプル
し記憶する。
本発明によれば、オフセット電圧の低い増幅器を提供で
きる。
きる。
第１図は、本発明の増幅器のブロック図。
第２図は、本発明に使用する直流ドリフト補償器のブロ
ック図。 第３図は、第２図の直流ドリフト補償器の詳細回路図。 第４図は、第１図の増幅器の詳細回路図。 第５図は、第１図の増幅器のタイミング図。 ｌニスインチ、 ５：直流ドリフト補償器、 ６：制御装置、 ８：増幅器。 出願人 横河・ヒューレノトーバソカード株式会社代理
人 弁理士 長 谷 川 次 男逆
ック図。 第３図は、第２図の直流ドリフト補償器の詳細回路図。 第４図は、第１図の増幅器の詳細回路図。 第５図は、第１図の増幅器のタイミング図。 ｌニスインチ、 ５：直流ドリフト補償器、 ６：制御装置、 ８：増幅器。 出願人 横河・ヒューレノトーバソカード株式会社代理
人 弁理士 長 谷 川 次 男逆
Claims (1)
- 増幅手段と、前記増幅手段の入力部と出力部間に設けら
れたオフセット補償手段とを具備して成り、前記オフセ
ット補償手段は自身のオフセットをも含めて前記増幅手
段のオフセットを補償することを特徴とする増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/635,321 US4577159A (en) | 1984-07-27 | 1984-07-27 | Low drift broadband amplifier |
| US635321 | 1984-07-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6139610A true JPS6139610A (ja) | 1986-02-25 |
Family
ID=24547315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16498285A Pending JPS6139610A (ja) | 1984-07-27 | 1985-07-24 | 増幅器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4577159A (ja) |
| JP (1) | JPS6139610A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS647393U (ja) * | 1987-06-30 | 1989-01-17 | ||
| JPH01133693U (ja) * | 1988-03-02 | 1989-09-12 | ||
| JP2001292041A (ja) * | 2000-04-07 | 2001-10-19 | Fujitsu Ltd | オペアンプおよびそのオフセットキャンセル回路 |
| JP2007300683A (ja) * | 2007-08-09 | 2007-11-15 | Fujitsu Ltd | オペアンプ、ラインドライバおよび液晶表示装置 |
| JP2022123526A (ja) * | 2021-02-12 | 2022-08-24 | 日清紡マイクロデバイス株式会社 | 増幅装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2685050B2 (ja) * | 1986-06-11 | 1997-12-03 | 富士通株式会社 | コンパレータ回路 |
| FR2624324B1 (fr) * | 1987-12-08 | 1991-10-11 | Thomson Hybrides Microondes | Comparateur de tensions electriques a autocalibration differentielle |
| FR2716700B1 (fr) * | 1994-02-28 | 1996-05-15 | Mecanique Magnetique Sa | Palier magnétique actif à auto-détection de position. |
| US6546063B1 (en) * | 1998-02-10 | 2003-04-08 | Agere Systems Inc. | Asynchronous clock for adaptive equalization |
| DE10227362A1 (de) * | 2002-06-19 | 2004-01-08 | Basf Ag | Komplexbildner für die Behandlung von Metall- und Kunstoffoberflächen |
| US7196577B2 (en) * | 2003-10-14 | 2007-03-27 | Analog Devices, Inc. | Amplifier with capacitor selection |
| EP1557680A1 (en) * | 2004-01-26 | 2005-07-27 | STMicroelectronics S.r.l. | Device for detecting the power of a radio frequency signal |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4430622A (en) * | 1981-11-19 | 1984-02-07 | Gte Laboratories Incorporated | Offset correction circuit |
-
1984
- 1984-07-27 US US06/635,321 patent/US4577159A/en not_active Expired - Fee Related
-
1985
- 1985-07-24 JP JP16498285A patent/JPS6139610A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS647393U (ja) * | 1987-06-30 | 1989-01-17 | ||
| JPH01133693U (ja) * | 1988-03-02 | 1989-09-12 | ||
| JP2001292041A (ja) * | 2000-04-07 | 2001-10-19 | Fujitsu Ltd | オペアンプおよびそのオフセットキャンセル回路 |
| JP2007300683A (ja) * | 2007-08-09 | 2007-11-15 | Fujitsu Ltd | オペアンプ、ラインドライバおよび液晶表示装置 |
| JP2022123526A (ja) * | 2021-02-12 | 2022-08-24 | 日清紡マイクロデバイス株式会社 | 増幅装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4577159A (en) | 1986-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4697152A (en) | Fully differential switched capacitor amplifier having autozeroed common-mode feedback | |
| US5124663A (en) | Offset compensation CMOS operational amplifier | |
| US4933642A (en) | CMOS chopper-stabilized operational amplifier using two differential amplifier pairs as input stages | |
| US6087897A (en) | Offset and non-linearity compensated amplifier and method | |
| US5047727A (en) | Offset-voltage-balancing operational amplifier | |
| KR0175299B1 (ko) | Fet 비교기 회로 | |
| JPS58142611A (ja) | 演算増幅器を含む増幅回路 | |
| US4152659A (en) | Low noise differential amplifier | |
| US4542304A (en) | Switched capacitor feedback sample-and-hold circuit | |
| US4577159A (en) | Low drift broadband amplifier | |
| US4587443A (en) | Auto-zero sample and hold circuit | |
| EP0478297B1 (en) | Wide-band differential amplifier using GM-cancellation | |
| JPS5911997B2 (ja) | 信号サンプリング回路 | |
| US4460874A (en) | Three-terminal operational amplifier/comparator with offset compensation | |
| JPH0497608A (ja) | 演算増幅回路 | |
| US3392345A (en) | Sample and hold circuit | |
| US5812023A (en) | Voltage offset compensation circuit | |
| US3748587A (en) | Continuous amplifier assembly with drift correction | |
| US5017884A (en) | Vacuum tube and MOSFET transimpedance amplifier | |
| US4618832A (en) | Differential amplifier with improved power supply rejection ratio | |
| US4990862A (en) | Output stage for solid-state image pick-up device | |
| US12206429B2 (en) | Switched capacitor circuit | |
| KR20040070970A (ko) | 직류 오프셋 전압을 제거할 수 있는 반도체 집적회로 | |
| JPS63219219A (ja) | スイツチドキヤパシタ回路 | |
| CN121907155A (zh) | 一种带自调零的纹波消除电路及斩波运算放大器 |