JPS6139652A - 調歩同期デ−タ信号のデイジタル伝送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル伝送方式に関し、特に、調歩同期１
デ一タ信号をディジタル通話回線を用いて伝送する方式
に関するものである。

〔従来技術〕

音声信号をＰＣＭ等のディジタル信号に変換してディジ
タル信号として伝送する方式が公共電話や私設のボタン
電話装置に採用されて来ている。このようなシステムで
は２通話回線にディジタル伝送路を用いている。各端末
はこのディジタル伝送路に入出力インタフェースを介し
て接続されている。

一方、　近年オフィスコンピュータや・ｆ−ソー）−ル
コンピュータが普及して来ており、オフィスコンピュー
タやパーソナルコンピュータ間でデータの送受が行なわ
れる場合がある。この場合１例えば二台のパーソナルコ
ンピュータ間でデータの同期をとるために、調歩同期方
式が採用されている。

即ち、送信側のパーソナルコンピュータでは、情報ビッ
トの前後にスタートビットとストップビットを設け、受
信側では、このスタートビットとストップビットを検出
して、受信動作を送信側に同期するようにしている。

しかしながら、これらのコンピータ同志を専用の回線で
々く９通話回線で接続できれば便利である。

〔解決すべき問題点〕

上述のようなコンピュータを入出力インタフェースを介
して通話回線のディジタル伝送路に接続して、このディ
ジタル伝送路をコンピュータ同志のデータ伝送に用いる
場合次のような問題が起る。

第７図（ａ）を参照して、調歩同期データ信号の１符号
が例えば４ビツトの情報ピッ）　ＤＡＴＡと、その前に
付加した１ビツト（“０′″）のスタートビットＳと情
報ピッ）　ＤＡＴＡの後に付加した通常２ビツト（”１
”）のストップピッ）ＳＴから構成されているものとし
、各ビット長が一定の信号列として複数の符号が順次コ
ンピュータから出力されているものとする。

通常データ信号をディジタル回線を介して伝送する場合
、送信側のインタフェースで９回線に固有のクロック・
やルスで入力データ信号をサンプリングし１て１″と“
０”からなるディジタル情報を得。

このディジタル情報をディジタル回線で伝送し。

サンプリングと同じ周期のクロックパルスでデータ信号
を再生することが行われる。

一般にディジタル回線のクロックパルスの周期は、調歩
同期データ信号の１ビツト長に比して極めて短かい。例
えば第７図（ｂ）に示すように、前者が後者の１／２０
であるとするとデータ信号の１ビツトあたり、ディジタ
ル回線で伝送するビット数は２０ビツトとなる。このこ
とは送信すべきデータのビット数に比して、実際にディ
ジタル回線を伝送するビット数が大幅に増加して伝送容
量の点から不経済である。

この問題を゛解決するために、送信側で、データ信号の
サンプリング周期をデータ信号の１ビツト長と同じ長さ
とすることが考えられる。このようにすればデータ信号
のビット数と同じ桁数の′°１″″。

１１０１１からなるディジタル情報が得られ、これをデ
ィジタル伝送系のクロックで送出すれば、データ信号の
ビット数と同じビット数で伝送できる。従って、伝送容
量を大幅に節約できる。しかしながら、この場合、コン
ピュータから出力され、送信側入出力インタフェースに
入力するデータ信号に波形歪等でビット長が変化すると
、サンプリングで得た符号にデータビットの抜けや余分
のデータビットが現れるという不都合が生じる。

以下余日 〔発明の目的〕 本発明は、上述の点に鑑みて、調歩同期データ信号をデ
ィジタル伝送路を介して伝送する方式において、伝送容
量が小さく、シかも送信側入力データ信号のビット長の
変化に対応して同じデータ時間長のデータ信号を再生で
きるようにしたデータ伝送方式を提供することを目的と
する。

〔発明の構成〕

本発明は、情報ビットの前後にスタートビットとストッ
プビットを付加した調歩同期データ信号を送信側の入出
力インタフェースにおいて一定周期のサンプリング・や
ルスでサンプリングして取り込み、取シ込んだディジタ
ル情報をディジタル回線を介して伝達し、受信側入出力
インタフェースで受信したディジタル情報から上記送信
側のサンプリングパルスと同じ周期のクロックパルスで
上記調歩同期データ信号を再生するようにした調歩同期
データ信号のディジタル伝送方式において。

上記送信側のサンプリングパルス及び受信側の再生用ク
ロックパルスとして、上記送信すべき調歩同期データ信
号のビット周期と同じ周期のクロックパルスを用い、上
記送信側入出力インタフェースでは入力する調歩同期デ
ータ信号のスタート・ぐルスとクロック・やルスの位相
ずれを検出し、サンプリングのタイミングを調整すると
ともに、該位相ずれ情報を位相データとして上記ディジ
タル情報と一緒に送信し、上記受信側入出力インタフェ
ースでは、受信信号から、該位相データを検出するとと
もに、該検出した位相データにもとづいて上記再生のタ
イミングを調整するようにしたことを特徴とする調歩同
期データ信号のディジタル伝送方式である。

〔実施例〕

以下２本発明の実施例を図面を参照して述べる。

第１図を参照して、送信側の・ぐ−ンナルコンピュータ
１の出力に現れる調歩同期データ信号は。

送信側入出力インタフェース２でディジタル伝送路りに
適合したディジタル符号に変換される。この変換された
ディジタル符号はディジタル伝送路りを介して受信側イ
ンタフェース３へ伝送され。

ここで送信データ信号が再生され、この再生されたデー
タ信号が受信側パーソナルコンピュータ４へ与えられる
。

入出力インタフェース２は入力する送信データを取り込
むためのサンプリング回路２１と、このサンプリングさ
れたデータを伝送に必要な情報を付加して伝送用符号を
作成する伝送符号調整回路２２と、調整された伝送符号
をディジタル伝送路りに送出する送信回路２３とを有し
ている。

第２図を参照して、サンプリング回路２１は。

入力した送信データをサンプリングするＤタイプフリッ
プフロップ２１１と、サンプリング／Ｊルスを与えるク
ロック発振器２１２．このクロック発振器２１２の発振
出力を分周して、実際のリングリングパルスを得るため
の分周器２１３を有している。

ここで、クロック発振器２１２の発振・やルス周期は、
パーソナルコンピューターから出力される送信データの
１ビツト長の１／／ｋに設定されており。

分周器２１３は分周比を１／／ｋに設定されている。

従って２分周器２１３の出力に得られるサンプリング・
ぐルスの周期は送信データの１ビツト長に等しくなって
いる。

また分周器２１３からは、同じ繰返し周波数を有しなが
ら２位相が互いに２π／ｎずれたｎ個の出力φ０・φＩ
ｓ”’ｙφｎ−１が得られるようになっている。

この多相のサンプリング・ぐルスφ。〜φ。−０のいス
レかを、後述する回路で選択して、Ｄタイプフリップフ
ロップ２１１のクロック入力端子ＣＰに入力して、Ｄ端
子に入力する送信データをサンプリングするようにして
いる。

入力送信データは、第５図（ａ）に示されるように情報
ビットＤＡＴＡの前後にスタートビットＳとストップビ
ットＳＴを有する調歩同期データであるから２本発明は
、このスタートビットを検出して送信データの一符号ご
とにサンプリングのタイミングを調整することを意図し
ている。

この目的のために、サンプリング回路２１は。

入力データ信号の一符号のスタートビットを検出するた
めのスタート検出回路２１４を有している。

前述したとおシストツブビットの信号は１１１１１で通
常２ビツト継続し、スタートビットの信号は′０”であ
る。スタート検出回路２１４はｕ１″から０”への変換
点１例えば“１′″に相当するハイ（Ｈ）レベル信号か
ら０”に相当するロウ（Ｌ）レベル信号への立下がりを
検出する回路である。

スタート検出回路２１４は、仁のＨレベルからＬレベル
への立下がりを検出すると２位相同期・やルス選択回路
２１５へ、検出信号を出力する。

位相同期・やルス選択回路２１５には、前述した多相サ
ンプリングパルスφ０〜φ。−１が入力されている。位
相同期・ぐルス選択回路２１５は、スタート検出回路１
２２力（らの検出信号を受信すると、そのタイミングか
ら予め定められた位相のサンプリング・ぐルスφ、を選
択する。

この選択されたサンプリングＡルスφ、が、Ｄタイプフ
リップフロップ２１１のクロック入力端子Ｃ９へ与えら
れてサンプリングを行う一方、ビットカウンタ２１６に
入力される。

ビットカウンタ２１６は、送信データ信号の−符号のビ
ット数（第７図（ａ）に図示の場合７である）に予め設
定されており、入力・９ルス数を減算する減算カウンタ
である。ビットカウンタ２１６は。

そのカウント数がＯとなると、スタート検出回路２１４
と位相同期パルス選択回路２１５にリセット信号を送出
し、最初の設定された計数値に戻る。

スタート検出回路２１４は、リセット信号を受信すると
、再び検出動作を開始する。また位相間Ｍ　ノ？ルス選
択回路２１５は、サンプリング・ぐルスの選出を停止し
１次の検出信号の待機状態に入る。

Ｄタイプフリップフロップ２１１のＱ端子（サンプリラ
グ出力端子）、スタート検出回路２１４の検出出力端子
１位相同期・ぐルス選択回路２１５のサンプリング・や
ルス出力端子および選択位相データ出力端子が伝送符号
調整回路２２に接続されている。

伝送符号調整回路２２は例えばマイクロプロセッサ−か
らなり、スタート検出回路２１４からの検出信号を入力
すると９位相同期・ぐルス選択回路２１５で選択された
位相データを取シ込む。一方。

位相同期・ぐルス選択回路２１５の出力サンプリングパ
ルスに同期して、Ｄタイプフリップフロップ２１１のＱ
端子出力に保持されているサンプリングデータを取シ込
む。

伝送符号調整回路２２は、こうして取込んだ位相データ
と、送信データ信号のサンプリングデータを、伝送に必
要なデータと一緒にして所定のフォーマットの伝送符号
を調整し、自己のメモリ内に貯える。

伝送符号のフォーマットの一例を第４図に示す。

第４図を参照して、一つの伝送符号は、４ビツトから構
成され、第１ビツトは空ビット、第２ビツトはこの符号
が意味を持つか否か（持つ場合”１−否の場合“０”）
の情報用、第３ビツトはこの符号が送信データを持つか
位相データを持つか（それぞれ′１”、“０＃とする）
のデータの種類の指定用。

第４ビツトがデータの１ビツト情報用である。

次に、第３図を参照して、第２図の装置の動作を説明す
る。

今、送信側・ぐ−ソナルコン♂ユータ１から人出カイン
タフェース２へ調歩同期データ信号が入力されている。

第３図（ａ）に示するように、（ｉ−１）番目の符号の
ストップビットＳＴに引き続いて。

ｉ番目の符号のスタートビットＳが入力されたとき、サ
ンプリング回路２１のスタート検出回路２１４がＳＴか
らＳへの変化を検出して、第３図（ｂ）に示すように検
出信号を出力する。

このとき９分周器２１３から位相同期・ぐルス選択回路
２１５へ入力されている多相サンプリング・ぐルスは第
３図（Ｃ）に示すとおシであるとする。ここで多相サン
プリング・ぐルスはφ０〜φ７の８つのパルス信号で、
それぞれφずつ位相がずれている。

位相同期パルス選択回路２１５は、スタート検出回路２
１４からの検出信号（第３図（ｂ））を受信すると、そ
れから予じめ定めた時間ΔＴ後に初めて入力する位相の
サンプリング・ｓｏ　７レスφｉを選択して。

これをサンプリングツ９ルスとして出力する。

時間ΔＴは入力するデータ信号の１ビツト期間の所定時
間位置９例えば１ピツ）Ｄ中央でサンシリングされるよ
うな時間に選ばれている。この実施例では、１ビツトの
中央でサンプリングされるように選んである。

こうして２位相同期・ぐルス選択回路２１５から出力さ
れるサンプリングパルスは第３図（Ｃ）に示すようなφ
６なる位相の・ぐルスであシ、このパルスがＤタイプフ
リップフロップ２１１のクロック入力端子ｃｐに入力さ
れ、Ｄ端子に入力されるｉ番目符号信号をサンプリング
する。このサンプリングデータは同じφ６なる・ぐルス
に同期して符号調整回路２２に取シ込まれる。

今、ｉ番目の符号信号が第７図（、）に示すような符号
であったとすると、このサンプリング・ぐルスφ６でサ
ンプリングされ符号調整回路２２に取り込まれたデータ
は ０．１，１，０，０．１．１ となる。

一方９位相同期・ぐルス選択回路２１５で選択されたサ
ンプリングパルスφ６の位相データ即ち、８つの多相サ
ンプリングツｊルスのうちの６番目のものであることを
示す“６”なる数値情報が、伝送符号調整回路２２へ取
シ込まれる。この位相データは２進数で０１１０である
。

伝送符号調整回路２２はこうして取シ込んだサンプリン
グデータを第４図のフォーマットに従って、伝送符号を
調整する。調整された伝送符号は第１表のとおりとなる
。

第　　１　　表 こうして調整された符号はディジタル伝送系のクロック
に同期して、送信回路２３によってディジタル伝送路り
に送出される。

受信側のインタフェース３では、この伝送信号を受信し
て送信データ信号を再生する。

次に、受信側インタフェース３の構成を説明する。

受信側インターフェース３はディジタル伝送路りに接続
された受信回路３１と、データ識別回路３２と送信デー
タ信号再生回路３３とから々る。

データ識別回路３２はマイクロプロセッサで構成され、
受信回路３１で受信した信号の中から前述の位相データ
と送信データとを識別し、メモリにそれぞれのデータを
一時記憶する。

送信データ信号再生回路３３はデータ識別回路３２に一
時記憶されたデータから送信デτり信号を再生する。第
５図を参照して、この回路３３は。

送信側のサンプリング回路２１と同様のクロック発振器
３３１とこれを分周して多相のクロックパルスを出力す
る分周器３３２とを有している。分周器３３２からの多
相のクロックパルスφ。〜φｆｉ−１は、送信側のサン
プリング回路２１の多相のサンシリング・ぐルスφ０〜
φ　と同一の周波数と位相を有している。

クロックパルス選択回路３３３は多相のクロックパルス
φ０〜φｆｉ−１から、データ識別回路３２からの位相
データにもとづいて、その一つを選択して出力する。

選択されたクロックパルスφ、は、データ識別回路３２
へ与えられるとともにＤタイプフリアゾフロップ３３４
のクロック入力端子ＣＰへ入力される。

データ識別回路３２では入力されたクロック・ぞルスφ
に同期して、一時記憶された送信データが一ビットずつ
読み出される。この読み出された信号は、Ｄタイプフリ
ソノフロップ３３４のＤ端子に入力され、Ｑ端子出力に
、クロックパルスφ１に同期した送信データ信号が再生
される。

この送信データ信号は、受信側・ぐ−ソナルコンビュー
タ４へ入力される。

前述のように、送信側から第７図（ａ）に示すような送
信データ信号のデータと第３図（ｃ）のφ６なるサンプ
リングパルスの位相データが第１表に示すとおりの符号
で伝送されたとすると、受信側のデータ識別回路３２で
は位相データと送信データとが識別され９位相デＴり、
との場合φ６を示す０１１０なる情報が、クロック選択
回路３３３に与えられる。これに応じて、クロック選択
回路３３３はφ６なるクロック・やルスを選択して出力
する。

このクロックパルスφ６を受信して、データ識別回路３
２は第６図（ｂ）に示すようにそこに記憶された送信デ
ータ０１１００１１を１ビツトずつ順次読み出す。この
読み出された信号がＤタイプフリップ７０ツブ３３４に
入力され、第６図（ｃ）に示されるようにクロックパル
スφ６で再生される。

第３図にもどって、第３図（ａ）に示すように、送信デ
ータ信号のｉ番目の次のｉ＋１番目の符号のスタ山トピ
ットが早く現われた場合、即ち、同図に点線で示すよう
にｉ番目の符号の最後のストップピッ）ＳＴのビット時
間が短縮された場合、サンプリング回路２１でのサンプ
リングパルスはスタート検出回路２１４と位相同期・ぐ
ルス検出回路２１５との動作で、それ迄のサンプリング
・やルスφ６と異なる位相のサンプリングパルス（この
例テはφ３）が選択される。このす／シリングパルスφ
３の位相データが、ｉ＋１番目の送信データ信号のサン
プリングデータと共に伝送され、受信回路のデータ識別
回路３２で識別される。

識別された位相データは再生回路３３のクロック選択回
路３３３へ与えられて、それ迄のクロック・やルスφ６
とφ３へ変更する。従って、第６図（Ｃ）に示すように
、再生された送信データ信号は、送信データ信号のｉ番
目の符号の凝終スタートビットが、送信側と同じように
９点線で示すビット長から実線で示すように短縮されて
再生されることに々る。

この結果、送信データ信号としての調歩同期データ信号
が、そのままの波形で受信側のパーソナルコンビーータ
４へ与えられるので、伝送による送受信間のビット長の
ずれが起ることはない。

〔発明の効果〕

上述した実施例から明かなように２本発明によれば、調
歩同期データ信号をディジタル伝送路を介して伝送する
場合、多点す／プリングの場合のように伝送容量を多く
必要とすることなく、シかも送信側で送信データ信号の
ビット長が変化しても、その変化もそのまま受信側で再
生することができ、送受信間のデータ信号の時間長に差
の生じることを防止できる。

【図面の簡単な説明】

第１図は本発明のシステムの概略を示す系統図。 第２図は送信側サンプリング回路の一例を示すブロック
回路図、第３図はサンプリング回路の動作を説明するた
めの各部波形図、第４図は伝送符号調整回路で調整する
符号のフォーマットの１例。 第５図は受信側の送信データ信号再生回路の一例を示す
図、第６図は送信データ信号再生回路の動作を説明する
ための各部波形図、第７図は従来の方式によるサンプリ
ングを説明する図である。 ２１・・・サンプリング回路、２１１・・・Ｄタイプフ
リップフロップ、２１４・・・スタート検出回路。 ２１５・・・位相同量パルス選択回路、２１６・・・ビ
ットカウンタ、２２・・・伝送符号調整回路、Ｌ・・・
ディジタル伝送路、３２・・・データ識別回路、３３・
・・送信データ信号再生回路、３３３・・・クロックパ
ルス選択回路、３３４・・・Ｄタイプフリップフロツノ
。

Claims (1)

【特許請求の範囲】
1. １、情報ビットの前後にスタートビットとストップビッ
   トを付加した調歩同期データ信号を送信側の入出力イン
   タフェースにおいて一定周期のサンプリングパルスでサ
   ンプリングして取り込み、取り込んだディジタル情報を
   ディジタル回線を介して伝送し、受信側入出力インタフ
   ェースで受信したディジタル情報から上記送信側のサン
   プリングパルスと同じ周期のクロックパルスで上記調歩
   同期データ信号を再生するようにした調歩同期データ信
   号のディジタル伝送方式において、上記送信側のサンプ
   リングパルス及び受信側の再生用クロックパルスとして
   、上記送信すべき調歩同期データ信号のビット周期と同
   じ周期のクロックパルスを用い、上記送信側入出力イン
   タフェースでは入力する調歩同期データ信号のスタート
   パルスとクロックパルスの位相ずれを検出し、サンプリ
   ングのタイミングを調整するとともに、該位相ずれ情報
   を位相データとして上記ディジタル情報と一緒に送信し
   、上記受信側入出力インタフェースでは、受信信号から
   、該位相データを検出するとともに該検出した位相デー
   タにもとづいて上記再生のタイミングを調整するように
   したことを特徴とする調歩同期データ信号のディジタル
   伝送方式。