JPS6139711A - コンピユ−タ制御システム - Google Patents
コンピユ−タ制御システムInfo
- Publication number
- JPS6139711A JPS6139711A JP16123184A JP16123184A JPS6139711A JP S6139711 A JPS6139711 A JP S6139711A JP 16123184 A JP16123184 A JP 16123184A JP 16123184 A JP16123184 A JP 16123184A JP S6139711 A JPS6139711 A JP S6139711A
- Authority
- JP
- Japan
- Prior art keywords
- constants
- microcomputer
- relation
- input
- controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 4
- 238000011112 process operation Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/002—Control of digital or coded signals
Landscapes
- Processing Of Color Television Signals (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、複数の被制御回路を互いの関数関係をみだ
すことなく制御できるようにしたコンピュータ制御シス
テムに関する。
すことなく制御できるようにしたコンピュータ制御シス
テムに関する。
ｌ 〔従来の技術〕
カラーテレビジョン受像機には、画像のコントラストを
調整するため、コントラスト制御回路が叔σられている
が、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の三原色映像信号の
各原色映像信号ごとにゲインを可変できるようにしたコ
ントラスト制御回路は、ホワイトバランスを保つ上で、
各原色映像信号ごとに設けた被制御回路としてのアンプ
回路のゲインを、一定の関係をもたせて変化させる必要
がある０ 〔発明が解決しようとする問題点〕 上記従来のコントラスト制御回路は、Ｒ，、Ｇ 。
調整するため、コントラスト制御回路が叔σられている
が、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の三原色映像信号の
各原色映像信号ごとにゲインを可変できるようにしたコ
ントラスト制御回路は、ホワイトバランスを保つ上で、
各原色映像信号ごとに設けた被制御回路としてのアンプ
回路のゲインを、一定の関係をもたせて変化させる必要
がある０ 〔発明が解決しようとする問題点〕 上記従来のコントラスト制御回路は、Ｒ，、Ｇ 。
Ｂの各原色映像信号ごとに、コントラストを制御するア
ンプ回路を独立して設けである関係上、３個のアンプ回
路のゲインを同時に変化させたときに、ホワイトバラン
スを正確に保ち難い等の問題点があった。
ンプ回路を独立して設けである関係上、３個のアンプ回
路のゲインを同時に変化させたときに、ホワイトバラン
スを正確に保ち難い等の問題点があった。
この発明は、上記問題点を解決したものであシ、互いに
関数関係にある定数によってそれぞれの入出力比が規定
される複数の被制御回路と、これら複数の被制御回路の
各入出力比を前記関数関係を維持しつつ変化させるのに
必要外演算を行ない、その演算結果にもとづいて、前記
定数を変化させるマイクロコンピュータを設けたことを
要旨とするものである。゛ 〔作 用〕 この発明は、互いに関数関係にある定数によってそれぞ
れの入出力比が規定される複数の被制御回路の各入出力
比を変えるに際し、マイクロコンピュータが前記関数関
係を維持しつつ、定数を変え、制御対象を迅速かつ正確
に制御する。
関数関係にある定数によってそれぞれの入出力比が規定
される複数の被制御回路と、これら複数の被制御回路の
各入出力比を前記関数関係を維持しつつ変化させるのに
必要外演算を行ない、その演算結果にもとづいて、前記
定数を変化させるマイクロコンピュータを設けたことを
要旨とするものである。゛ 〔作 用〕 この発明は、互いに関数関係にある定数によってそれぞ
れの入出力比が規定される複数の被制御回路の各入出力
比を変えるに際し、マイクロコンピュータが前記関数関
係を維持しつつ、定数を変え、制御対象を迅速かつ正確
に制御する。
以下、この発明の実施例について、図面を参照して説明
する。第１図は、この発明のコンピュータ制御システム
の一実施例を示す回路構成図、第２図は、第１図に示し
たアンプ回路の入出力関係を示す図である。
する。第１図は、この発明のコンピュータ制御システム
の一実施例を示す回路構成図、第２図は、第１図に示し
たアンプ回路の入出力関係を示す図である。
第１図中、コンピュータ制御システム１は、被制御回路
として赤、緑、青の各原色映像信号ごとに設けたゲイン
可変のアンプ回路２ｒ、２ｇ、２ｂの各ゲインを、マイ
クロコンピュータ３からの制御電圧Ｃｖ□、Ｃｖｏ、Ｃ
ＶＢに応じて制御し、ホワイトバランスを崩すことなく
、画像のコントラストが調整できるよう構成したもので
ある。各アンプ回路２’ｒ、２ｇ、２ｂとマイクロコン
ピュータ３の間には、それぞれランチ回路４とＤ Ａ変
換回路５が接続してあり、各ラッチ回路４には、対応す
るアドレスデコーダ回路６によって閉成するアンドゲー
ト回路７が接続されている。このアンドゲート回路７は
、前記アドレスデコーダ回路６によって閉成されている
とき、マイクロコンピュータ３からのライトパルスと呼
ばれる制御パルスをラッチ回路４に伝え、とのときデー
タバス９に出力されているデータをラッチ回路４にラン
チする。マイクロコンピュータ３とアドレスデコーダ回
路６は、アドレスバス８によシ接続されておシ、マイク
ロコンピュータ３とラッチ回路４は、データバス９によ
シ接続されている。
として赤、緑、青の各原色映像信号ごとに設けたゲイン
可変のアンプ回路２ｒ、２ｇ、２ｂの各ゲインを、マイ
クロコンピュータ３からの制御電圧Ｃｖ□、Ｃｖｏ、Ｃ
ＶＢに応じて制御し、ホワイトバランスを崩すことなく
、画像のコントラストが調整できるよう構成したもので
ある。各アンプ回路２’ｒ、２ｇ、２ｂとマイクロコン
ピュータ３の間には、それぞれランチ回路４とＤ Ａ変
換回路５が接続してあり、各ラッチ回路４には、対応す
るアドレスデコーダ回路６によって閉成するアンドゲー
ト回路７が接続されている。このアンドゲート回路７は
、前記アドレスデコーダ回路６によって閉成されている
とき、マイクロコンピュータ３からのライトパルスと呼
ばれる制御パルスをラッチ回路４に伝え、とのときデー
タバス９に出力されているデータをラッチ回路４にラン
チする。マイクロコンピュータ３とアドレスデコーダ回
路６は、アドレスバス８によシ接続されておシ、マイク
ロコンピュータ３とラッチ回路４は、データバス９によ
シ接続されている。
ここで、各アンプ回路２ｒ、２ｇ、２ｂのゲインをＧＲ
＋ Ｇ Ｏ＋ Ｇ Ｂで表わせば、入力ＸＯに対する各
アンプ回路２ｒ、２ｇ、２ｂの出力ＹＲｏ、ＹＧｏ、Ｙ
ＢＯは、ＹＢ□ ＝、 ’：、ＧＲＸＯｔ ＹＧｏ ＝
ＧＧＸＯ＋ ＹＢＯ＝ ＱＢｘＯで表わされ、これら
の関係は、第２図に示す通シである。
＋ Ｇ Ｏ＋ Ｇ Ｂで表わせば、入力ＸＯに対する各
アンプ回路２ｒ、２ｇ、２ｂの出力ＹＲｏ、ＹＧｏ、Ｙ
ＢＯは、ＹＢ□ ＝、 ’：、ＧＲＸＯｔ ＹＧｏ ＝
ＧＧＸＯ＋ ＹＢＯ＝ ＱＢｘＯで表わされ、これら
の関係は、第２図に示す通シである。
この場合、ホワイトバランスを保つための条件として、
入出力比を決める定数としてのゲインＧＲ＋Ｇ Ｇ ｒ
Ｇ Ｂの間には常に一定の関数関係、すなわちＧＲｔ
ＧＧ ＊ ＧＢの比が一定であることが要求される。
入出力比を決める定数としてのゲインＧＲ＋Ｇ Ｇ ｒ
Ｇ Ｂの間には常に一定の関数関係、すなわちＧＲｔ
ＧＧ ＊ ＧＢの比が一定であることが要求される。
換言すれば、アンプ回路２「、・２ｇ 、 ２ｂのゲイ
ンＧＲ＋ＧＧ、ＧＢを決める制御電圧ＣｖＲ９ＣｖＧ、
ＣＶＢについても、ＣｖＲ９ＣｖＧ、ＣＶＢの比が一定
であることが要求される。
ンＧＲ＋ＧＧ、ＧＢを決める制御電圧ＣｖＲ９ＣｖＧ、
ＣＶＢについても、ＣｖＲ９ＣｖＧ、ＣＶＢの比が一定
であることが要求される。
そこで、例えばアンプ回路２ｇのゲインを変えるため、
制御電圧ＣｖＧを△ＣＶＧだけ変化させて、ＣＶＧ（＝
ＣｖＧ十△ＣＶＯ）とした場合、他のアンプ回路２ｒ、
２ｂの制御電圧、例えばＣ’ＶＢについては、路２ｂの
制御電圧Ｃ′ＶＢＫ：１ついても、を成立させる必要が
ある。
制御電圧ＣｖＧを△ＣＶＧだけ変化させて、ＣＶＧ（＝
ＣｖＧ十△ＣＶＯ）とした場合、他のアンプ回路２ｒ、
２ｂの制御電圧、例えばＣ’ＶＢについては、路２ｂの
制御電圧Ｃ′ＶＢＫ：１ついても、を成立させる必要が
ある。
このため、緑色映像信号を基準として、制御電圧を△Ｃ
ｖＧ変化させた場合、変化前のデータとして記憶されて
いるＣＶＧ、ＣＶＲ９ＣｖＢを用いて、マイクロコンピ
ュータ３に上記演算式にもとづく演算を実行させること
によシ、ホワイトバランスを保つ上で必要なデータＣ′
ｖＲ，，Ｃ′ＶＢを、迅速かつ正確に得ることができる
。
ｖＧ変化させた場合、変化前のデータとして記憶されて
いるＣＶＧ、ＣＶＲ９ＣｖＢを用いて、マイクロコンピ
ュータ３に上記演算式にもとづく演算を実行させること
によシ、ホワイトバランスを保つ上で必要なデータＣ′
ｖＲ，，Ｃ′ＶＢを、迅速かつ正確に得ることができる
。
従って、従来のマニュアル調整に頼っていた不正確なコ
ントラスト制御を、マイクロコンピュータ３の高速演算
処理能力を活かして、迅速かつ正確に行なうことができ
る。
ントラスト制御を、マイクロコンピュータ３の高速演算
処理能力を活かして、迅速かつ正確に行なうことができ
る。
このように、上記コンピュータ制御システム１は、互い
に関数関係にある定数ＧＴＬ、ＧＧ、ＧＢによってそれ
ぞれの入出力比が規定はれる複数のアンプ回路２ｒ、２
ｇ、２ｂの各入出力比を変えるに際し、マイクロコンピ
ュータ３が前記関数関係を維持しつつ、定数” Ｒ＋
ＧＧ ＋ Ｇ Ｂを変えるよう構成したから、被制御回
路としてのアンプ回路２ｒ、２ｇ、２ｂの数が増える程
複雑な計算を必要とする演算を、マイクロコンピュータ
３により高速処理することができ、しかも比例関係（ｌ
形関係）や非線形関係にある求めるべき複数の定数を、
短時間で正確に割り出すことができるので、迅速かつ正
確な制御を必要とする制御対象に好適である。
に関数関係にある定数ＧＴＬ、ＧＧ、ＧＢによってそれ
ぞれの入出力比が規定はれる複数のアンプ回路２ｒ、２
ｇ、２ｂの各入出力比を変えるに際し、マイクロコンピ
ュータ３が前記関数関係を維持しつつ、定数” Ｒ＋
ＧＧ ＋ Ｇ Ｂを変えるよう構成したから、被制御回
路としてのアンプ回路２ｒ、２ｇ、２ｂの数が増える程
複雑な計算を必要とする演算を、マイクロコンピュータ
３により高速処理することができ、しかも比例関係（ｌ
形関係）や非線形関係にある求めるべき複数の定数を、
短時間で正確に割り出すことができるので、迅速かつ正
確な制御を必要とする制御対象に好適である。
以上説明したように、この発明によれば、互いに関数関
係にある定数によってそれぞれの入出力比が規定される
複数の被制御回路の各入出力比を変えるに際し、マイク
ロコンピュータが前記関数関係を維持しつつ、定数を変
えるよう構成したから、被制御回路の数が増える程複雑
な計算を必要とする演算を、マイクロコンピュータによ
り高速処理することができ、しかも比例関係（線形関係
）や非線形関係にある求めるべき複数の定数を、短時間
で正確に割シ出すことができるので、迅速かつ正確な制
御を必要とする制御対象に好適である等の優れた効果を
奏する。
係にある定数によってそれぞれの入出力比が規定される
複数の被制御回路の各入出力比を変えるに際し、マイク
ロコンピュータが前記関数関係を維持しつつ、定数を変
えるよう構成したから、被制御回路の数が増える程複雑
な計算を必要とする演算を、マイクロコンピュータによ
り高速処理することができ、しかも比例関係（線形関係
）や非線形関係にある求めるべき複数の定数を、短時間
で正確に割シ出すことができるので、迅速かつ正確な制
御を必要とする制御対象に好適である等の優れた効果を
奏する。
第１図は、この発明のコンピュータ制御システムの一実
施例を示す回路構成図、第２図は、第１図に示したアン
プ回路の入出力関係を示す図である。 １・・・コンピュータ制御システム、２ｒ、２ｇ、２ｂ
・・アンプ回路、３・・・マイクロコンピュータ、４・
・・ラッチ回路、５・・・ＤＡ変換回路、６・・・アド
レスデコーダ回路、７・・・アンドゲート回路、８・・
・アドレスバス、９・・・テータパス。
施例を示す回路構成図、第２図は、第１図に示したアン
プ回路の入出力関係を示す図である。 １・・・コンピュータ制御システム、２ｒ、２ｇ、２ｂ
・・アンプ回路、３・・・マイクロコンピュータ、４・
・・ラッチ回路、５・・・ＤＡ変換回路、６・・・アド
レスデコーダ回路、７・・・アンドゲート回路、８・・
・アドレスバス、９・・・テータパス。
Claims (1)
- 互いに関数関係にある定数によつて、それぞれの入出力
比が規定される複数の被制御回路と、これら複数の被制
御回路の各入出力比を前記関数関係を維持しつつ変化さ
せるのに必要な演算を行ない、その演算結果にもとづい
て前記定数を変化させるマイクロコンピュータを設けて
なるコンピュータ制御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16123184A JPS6139711A (ja) | 1984-07-31 | 1984-07-31 | コンピユ−タ制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16123184A JPS6139711A (ja) | 1984-07-31 | 1984-07-31 | コンピユ−タ制御システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6139711A true JPS6139711A (ja) | 1986-02-25 |
| JPH0318765B2 JPH0318765B2 (ja) | 1991-03-13 |
Family
ID=15731122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16123184A Granted JPS6139711A (ja) | 1984-07-31 | 1984-07-31 | コンピユ−タ制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6139711A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5568712A (en) * | 1978-11-17 | 1980-05-23 | Matsushita Electric Ind Co Ltd | Signal level control unit |
| JPS55138909A (en) * | 1979-04-18 | 1980-10-30 | Sony Corp | Gain adjusting circuit |
-
1984
- 1984-07-31 JP JP16123184A patent/JPS6139711A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5568712A (en) * | 1978-11-17 | 1980-05-23 | Matsushita Electric Ind Co Ltd | Signal level control unit |
| JPS55138909A (en) * | 1979-04-18 | 1980-10-30 | Sony Corp | Gain adjusting circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0318765B2 (ja) | 1991-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2971552B2 (ja) | ディスプレイ装置 | |
| JPH0411432Y2 (ja) | ||
| US4626835A (en) | RGBI digital video control system having intensity level control and overall image strength control | |
| US3002048A (en) | Stabilized image scanner | |
| JPS59204394A (ja) | カラ−信号の色飽和度を調整するための方法及びカラ−ビデオプリント装置 | |
| JPH0318765B2 (ja) | ||
| US2530387A (en) | Motor control circuit | |
| US6243083B1 (en) | Video signal processing circuit | |
| JPH03272294A (ja) | カラー映像信号の色調補正装置 | |
| JPH067656Y2 (ja) | ビデオカメラのオ−トホワイトバランス回路 | |
| JP2001061160A (ja) | 色補正装置 | |
| JP4477754B2 (ja) | カラーテレビジョンカメラ | |
| KR100207317B1 (ko) | 영상 제어회로 | |
| GB842081A (en) | Improvements relating to colour television apparatus | |
| JPS6119292A (ja) | 色差マトリクス補正回路 | |
| EP0696142B1 (en) | Control circuit for adjusting cut-off voltage and drive voltage, e.g. for cathode ray tubes, and video equipment incorporating the circuit | |
| JPS6146690A (ja) | 多チヤンネル信号処理回路 | |
| JP2610023B2 (ja) | カラー画像処理装置 | |
| EP0197940A1 (en) | Colour saturation control circuit | |
| JPH06253326A (ja) | カラー調整装置 | |
| JPS60254985A (ja) | 自動利得調整回路 | |
| JPS62152071A (ja) | デ−タ処理装置 | |
| SU1672519A1 (ru) | Устройство дл отображени информации на проекционном экране | |
| JPH01303807A (ja) | ベキ乗回路 | |
| JPH0730916A (ja) | カラー撮像装置における色再現補正回路 |