JPS6139713A - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPS6139713A JPS6139713A JP16048184A JP16048184A JPS6139713A JP S6139713 A JPS6139713 A JP S6139713A JP 16048184 A JP16048184 A JP 16048184A JP 16048184 A JP16048184 A JP 16048184A JP S6139713 A JPS6139713 A JP S6139713A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gain control
- time constant
- amplitude
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 abstract description 14
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 229920006395 saturated elastomer Polymers 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 238000007599 discharging Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 235000002595 Solanum tuberosum Nutrition 0.000 description 1
- 244000061456 Solanum tuberosum Species 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野） ′
本発明は、磁気ディスク装置や磁気テープ装置等の記憶
装置における読出し回路に関し、よシ詳しくは、記憶装
置の情報記憶媒体から読み出した信号の振幅を安定化す
る自動利得制御回路に関する０ （従来技術） 第１図は磁気ディスク装置等の磁気記憶装置お一般的な
読出し回路のプロ、り図である。この読出し回路は、磁
気へ一ド゛１、前置増幅器２、自動利得制御回路（以降
ＡＧＯと呼ぶ）３、低域Ｆ波器４、微分器５と庇較器６
とから構成される。第２図は従来のＡｄＯめ回路図、第
３図はとのＡＧＯの各部信号の包絡線図である。この従
来のＡＧＯは、電圧利得制御増幅器（以降ＶＯＡと呼ぶ
）７、整流器８、抵抗器９，１１、コンデンサ１０．基
準電源１２、及びバ、ファアンブ１３で構成される。抵
抗器９，１１と→ンデンサ１０とで構成される積分回路
は、ｖｏｉ７の出力差動信号ｂｌ＋ｂ！のピーク電圧値
にＡＧＣが追従するようにピー・クホールド気味に設定
遣れている。そして、抵抗器９とコンデンサ１０とで定
まる充電時定数は、抵抗器１１とコンデンサ１０とで定
まる放電時定数よシ充分小さくしである。
装置における読出し回路に関し、よシ詳しくは、記憶装
置の情報記憶媒体から読み出した信号の振幅を安定化す
る自動利得制御回路に関する０ （従来技術） 第１図は磁気ディスク装置等の磁気記憶装置お一般的な
読出し回路のプロ、り図である。この読出し回路は、磁
気へ一ド゛１、前置増幅器２、自動利得制御回路（以降
ＡＧＯと呼ぶ）３、低域Ｆ波器４、微分器５と庇較器６
とから構成される。第２図は従来のＡｄＯめ回路図、第
３図はとのＡＧＯの各部信号の包絡線図である。この従
来のＡＧＯは、電圧利得制御増幅器（以降ＶＯＡと呼ぶ
）７、整流器８、抵抗器９，１１、コンデンサ１０．基
準電源１２、及びバ、ファアンブ１３で構成される。抵
抗器９，１１と→ンデンサ１０とで構成される積分回路
は、ｖｏｉ７の出力差動信号ｂｌ＋ｂ！のピーク電圧値
にＡＧＣが追従するようにピー・クホールド気味に設定
遣れている。そして、抵抗器９とコンデンサ１０とで定
まる充電時定数は、抵抗器１１とコンデンサ１０とで定
まる放電時定数よシ充分小さくしである。
この従来のＡＧＯにおいては、入力差動信号”Ｉ＋ａ、
が存在しない状態から存在する状態への引込み特性を改
善し、ＶＯＡ７の出力差動信号ｂ１＋ｂ！の振幅が飽和
値から所定の大きさになるまでの時間、即ち引込み時間
を短くするためには、前記充電時定数を小さくする必要
があった。しかし、充電時定数を小さくすると、入力信
号ａＩ、ａ、の包絡線に第３図に示すような突起部があ
る場合、その出力信号す、、ｂ、においては、その突起
部の後縁から相当期間にわたって振幅が低下し、その回
復が放電時定数で決定する時間だけ遅れる。この出力信
号ｂ１＋Ｊにおける振幅の低下は、ＳＮＲを悪化させか
つ信号検出における誤シ率を高くする。
が存在しない状態から存在する状態への引込み特性を改
善し、ＶＯＡ７の出力差動信号ｂ１＋ｂ！の振幅が飽和
値から所定の大きさになるまでの時間、即ち引込み時間
を短くするためには、前記充電時定数を小さくする必要
があった。しかし、充電時定数を小さくすると、入力信
号ａＩ、ａ、の包絡線に第３図に示すような突起部があ
る場合、その出力信号す、、ｂ、においては、その突起
部の後縁から相当期間にわたって振幅が低下し、その回
復が放電時定数で決定する時間だけ遅れる。この出力信
号ｂ１＋Ｊにおける振幅の低下は、ＳＮＲを悪化させか
つ信号検出における誤シ率を高くする。
もっとも、この振幅低下を小さくすることは前記充電時
定数を太きくシ、第３図の突起状包結線にＡＧＯが追従
しにくくすることによシ容易に実現できるが、充電時定
数を大きくすると引込み時間が遅くなってしまう。従来
のＡＧＯには以上のような欠点があった。
定数を太きくシ、第３図の突起状包結線にＡＧＯが追従
しにくくすることによシ容易に実現できるが、充電時定
数を大きくすると引込み時間が遅くなってしまう。従来
のＡＧＯには以上のような欠点があった。
（発明の目的）
本発明の目的は、読出し信号の引込み時間が短く、シか
も入力信号（読出し信号）の包結線に急激な変化があっ
ても出力信号の振幅が安定な自動利得制御回路の提供に
ある。
も入力信号（読出し信号）の包結線に急激な変化があっ
ても出力信号の振幅が安定な自動利得制御回路の提供に
ある。
（発明の構成）
本発明の構成は、情報記憶媒体から読み出した信号の振
幅を安定化する自動利得制御回路において、利得制御端
子に受ける利得制御信号に応じた利得で前記読出し信号
を増幅する利得制御増幅器と、この利得制御増幅器の出
力信号を整流する整流器と、この整流器の出力電流を充
電し充電した電荷を放電する積分回路と、この積分回路
の充電電圧に応じて前記利得制御信号を生ずる回路とか
らなシ、前記積分回路には充電時定数又は放電時定数の
うちの少なくとも一方を外部信号に応じて変える手段が
備えであることを特徴とする。
幅を安定化する自動利得制御回路において、利得制御端
子に受ける利得制御信号に応じた利得で前記読出し信号
を増幅する利得制御増幅器と、この利得制御増幅器の出
力信号を整流する整流器と、この整流器の出力電流を充
電し充電した電荷を放電する積分回路と、この積分回路
の充電電圧に応じて前記利得制御信号を生ずる回路とか
らなシ、前記積分回路には充電時定数又は放電時定数の
うちの少なくとも一方を外部信号に応じて変える手段が
備えであることを特徴とする。
（実施例）
次に本発明の実施例を挙げ、その実施例の図面を参照し
て本発明の詳細な説明する０ 第４図は本発明の一実施例の回路図である。この実施例
は、磁気記憶装置の読出し回路に用いら ゛れ、電
圧利得制御増幅器７と、整流器８と、抵抗器９，１１と
、コンデンサ１０．１４と、基準電源１２と、バッファ
アンプ１３と、ＦＥＴ１５と、レベル変換器１６とを含
みんで構成される。ＶＯＡ７の差動出力端子は各々整流
器８の差動入力端子に接続され、整流器８の出力端子は
抵抗器９を通してバッファアンプ１３の正極性入力端子
に接続されている。バッファアンプ１３の正極性入力端
子は、更に抵抗１１を通して接地され、またコンデンサ
１０を通しても接地され、またコンデンサ１４を通して
ＦＥＴ１５のドレイン端子と接続され、バッファアンプ
１３の負極性入力端子は基準、電源１２の正極性端子と
接続され基準電源１２の負極性端子は接地され、バッフ
ァアンプ１３の出力端子はＶＯＡ７の利得制御端子に接
続され、ＦＥＴ１５のゲート端子はレベル変換器１６の
出万端子に接続され、ＦＥＴ１５のソース端子は接地さ
れている。
て本発明の詳細な説明する０ 第４図は本発明の一実施例の回路図である。この実施例
は、磁気記憶装置の読出し回路に用いら ゛れ、電
圧利得制御増幅器７と、整流器８と、抵抗器９，１１と
、コンデンサ１０．１４と、基準電源１２と、バッファ
アンプ１３と、ＦＥＴ１５と、レベル変換器１６とを含
みんで構成される。ＶＯＡ７の差動出力端子は各々整流
器８の差動入力端子に接続され、整流器８の出力端子は
抵抗器９を通してバッファアンプ１３の正極性入力端子
に接続されている。バッファアンプ１３の正極性入力端
子は、更に抵抗１１を通して接地され、またコンデンサ
１０を通しても接地され、またコンデンサ１４を通して
ＦＥＴ１５のドレイン端子と接続され、バッファアンプ
１３の負極性入力端子は基準、電源１２の正極性端子と
接続され基準電源１２の負極性端子は接地され、バッフ
ァアンプ１３の出力端子はＶＯＡ７の利得制御端子に接
続され、ＦＥＴ１５のゲート端子はレベル変換器１６の
出万端子に接続され、ＦＥＴ１５のソース端子は接地さ
れている。
第５図乃至第７図は第４図実施例の各部信号の波形図で
ある。但し、第６図及び第７図において、信号ＣＩ ＋
Ｃ２＋ ｄＩ ｒ ｄｔは包絡線で示しである。
ある。但し、第６図及び第７図において、信号ＣＩ ＋
Ｃ２＋ ｄＩ ｒ ｄｔは包絡線で示しである。
次に、この実施例の動作を説明する。ＶＯＡ７に入力さ
れる信号ＣＩ＋ ０２は磁気記憶装置の再生信号であシ
、差動信号である。ＶＯＡ７の出力信号ｄ、、ｄ、も差
動信号であり、利得制御端子の電圧りに対応した利得で
入力信号Ｃ１，Ｃ２を増幅した信号である。整流器８は
ＶＯＡ７の出力信号ｄ、、ｄ、を両波整流し第５図の波
形ｅを生成する。
れる信号ＣＩ＋ ０２は磁気記憶装置の再生信号であシ
、差動信号である。ＶＯＡ７の出力信号ｄ、、ｄ、も差
動信号であり、利得制御端子の電圧りに対応した利得で
入力信号Ｃ１，Ｃ２を増幅した信号である。整流器８は
ＶＯＡ７の出力信号ｄ、、ｄ、を両波整流し第５図の波
形ｅを生成する。
この整流信号ｅは、ＦＥＴ１５がオンしていれば、抵抗
９とコンデンサ１０とコンデンサ１４．！：ＦＥＴ１５
のオン抵抗とで定まる時定数を充電時定数として、また
抵抗１１とコンデンサ１０とコンデンサ１４とＦＥＴ１
５のオン抵抗とで定まる時定数を放電時定数として積分
され平滑化される。平滑信号ｆの電圧が整流器８の出力
信号ｅのピーク電圧に追従するように、前記放電時定数
と充電時定数との比は大きく設定しである。バッファア
ンプ１３は、平滑信号ｆと基準電源１２との電位差に比
例した電圧りをＶＯＡ７の利得制御端子に印加する。レ
ベル変換器１６は、ＴＴＬレベルの時定数切換信号ｉを
、ＦＥＴ１５をオン、オフできるレベルの信号ｇに変換
する。時定数切換信号ｉは、磁気記憶装置の蒜出しへ、
ドの選択に同期してレベルが変わる信号である。読出し
へ、ドの選択時点が読出し動作の開始時ｔ１であ夛、時
定数切換信号ｉ及びｇはｔ、からＴ＝４．５μｓ遅れた
時点ｔ、に高電位から低電位になる。
９とコンデンサ１０とコンデンサ１４．！：ＦＥＴ１５
のオン抵抗とで定まる時定数を充電時定数として、また
抵抗１１とコンデンサ１０とコンデンサ１４とＦＥＴ１
５のオン抵抗とで定まる時定数を放電時定数として積分
され平滑化される。平滑信号ｆの電圧が整流器８の出力
信号ｅのピーク電圧に追従するように、前記放電時定数
と充電時定数との比は大きく設定しである。バッファア
ンプ１３は、平滑信号ｆと基準電源１２との電位差に比
例した電圧りをＶＯＡ７の利得制御端子に印加する。レ
ベル変換器１６は、ＴＴＬレベルの時定数切換信号ｉを
、ＦＥＴ１５をオン、オフできるレベルの信号ｇに変換
する。時定数切換信号ｉは、磁気記憶装置の蒜出しへ、
ドの選択に同期してレベルが変わる信号である。読出し
へ、ドの選択時点が読出し動作の開始時ｔ１であ夛、時
定数切換信号ｉ及びｇはｔ、からＴ＝４．５μｓ遅れた
時点ｔ、に高電位から低電位になる。
本実施例によると、第′６図に示すように、読出し動作
の開始の際（時間Ｔ）の引込み動作においては、ＦＥＴ
１５をオフし、充電時定数を抵抗９とコンデンサ１０と
で決定する小さい値にし、読出し信号ＣＩ＋’！のレベ
ルへの追従を早くする。
の開始の際（時間Ｔ）の引込み動作においては、ＦＥＴ
１５をオフし、充電時定数を抵抗９とコンデンサ１０と
で決定する小さい値にし、読出し信号ＣＩ＋’！のレベ
ルへの追従を早くする。
その結果、ＶＯＡ出力信号ｄ、、 ｄ、は、最初ＶＯＡ
７の利得が非常に大きいため振幅がクリ、プ（飽和）し
ているが、小さい充電時定数に対応して早く所定の振幅
に引込まれる。読出し動作の開始よシ所定の時間Ｔ後に
ＦＥＴＩ ５をオンすることによシ充放電時定数を大き
く設定する。
７の利得が非常に大きいため振幅がクリ、プ（飽和）し
ているが、小さい充電時定数に対応して早く所定の振幅
に引込まれる。読出し動作の開始よシ所定の時間Ｔ後に
ＦＥＴＩ ５をオンすることによシ充放電時定数を大き
く設定する。
従って、通常の読出し時に記録媒体における磁性膜の不
均一等に起因する第７の如き突起状の包結線を持つ信号
Ｃ１＋Ｃ２がＶＯＡ７に入力されても、充電時定数力ｊ
大きいので平滑信号ｆ、ａ２電圧、−化は小さく、ＶＯ
Ａ７の利得制御信号りの変化は小さく抑えることができ
る。その結果、ＶＯＡ７の出力信号ｄ８．ｄ、において
、包結線の突起部の後縁以後に見られる振幅の沈みこみ
を小さくすることができる。この第７図のｄｌ、 ｄ、
の波形を第３図のｂｌｙｂ！と比べることにより本実施
例と従来例との違いが明瞭に分る。なお、第３図及び第
７図の破線は突起部がないときの包結線を示す。
均一等に起因する第７の如き突起状の包結線を持つ信号
Ｃ１＋Ｃ２がＶＯＡ７に入力されても、充電時定数力ｊ
大きいので平滑信号ｆ、ａ２電圧、−化は小さく、ＶＯ
Ａ７の利得制御信号りの変化は小さく抑えることができ
る。その結果、ＶＯＡ７の出力信号ｄ８．ｄ、において
、包結線の突起部の後縁以後に見られる振幅の沈みこみ
を小さくすることができる。この第７図のｄｌ、 ｄ、
の波形を第３図のｂｌｙｂ！と比べることにより本実施
例と従来例との違いが明瞭に分る。なお、第３図及び第
７図の破線は突起部がないときの包結線を示す。
本実施例では、以上説明したように、読出し動作の開始
時と通常の読出し時とで帰還回路に設けられる積分回路
の時定数を切換えるから、読出し信号の高速引込み動作
が可能で、かつ読出し信号に突起状の振幅変動が存在し
ても、出力信号の振幅が安定であるｏしたがって、本実
施例を備えた読出し回路では、信号検出誤シが起シ難＜
＜、信号読出しにおける誤シ率が低い。
時と通常の読出し時とで帰還回路に設けられる積分回路
の時定数を切換えるから、読出し信号の高速引込み動作
が可能で、かつ読出し信号に突起状の振幅変動が存在し
ても、出力信号の振幅が安定であるｏしたがって、本実
施例を備えた読出し回路では、信号検出誤シが起シ難＜
＜、信号読出しにおける誤シ率が低い。
（発明の効果）
本発明によれば、以上に説明したように、読出し信号の
引込み時間が短く、シかも読出し信号の包結線に急激な
変化があっても出力信号の振幅が安定な自動利得制御回
路が提供できる。
引込み時間が短く、シかも読出し信号の包結線に急激な
変化があっても出力信号の振幅が安定な自動利得制御回
路が提供できる。
第１図は磁気記録装置の一般的な読出し回路を示すプロ
、り図、第２図は従来の自動利得制御口 □路の回路図
、第３図は第２図回路の各部信号の包 ・絡線図、
第４図は本発明の一実施例を示す回路図、第５図乃至第
７図は第４図実施例の各部信号の波形図である。 １・・・・・・磁気へ、ド、２・・・・・・前置増幅器
、３・・・・・・ □自動利得制御回路、４・・
・・・・低域ｒ波器、訃・・・・・微分器、６・・・・
・・比較器、７・・・・・・電圧利得制御増幅器、８−
・・・・整流器、９，１１・・・・・・抵抗器、１０，
１４・・・・−・コンデンサ、１２・・・・・・基準電
源、１３・・・・・・バ、ファアンプ、１５・・・・・
・ＦＩＴ、１６・・・・・・レベル変換器。 芋 Ｉ 聞 ｏＬ１７ ！ ／！３２ＶＣＡ メ カアシ 、２ ″ 弗し≧１第 ３
図
、り図、第２図は従来の自動利得制御口 □路の回路図
、第３図は第２図回路の各部信号の包 ・絡線図、
第４図は本発明の一実施例を示す回路図、第５図乃至第
７図は第４図実施例の各部信号の波形図である。 １・・・・・・磁気へ、ド、２・・・・・・前置増幅器
、３・・・・・・ □自動利得制御回路、４・・
・・・・低域ｒ波器、訃・・・・・微分器、６・・・・
・・比較器、７・・・・・・電圧利得制御増幅器、８−
・・・・整流器、９，１１・・・・・・抵抗器、１０，
１４・・・・−・コンデンサ、１２・・・・・・基準電
源、１３・・・・・・バ、ファアンプ、１５・・・・・
・ＦＩＴ、１６・・・・・・レベル変換器。 芋 Ｉ 聞 ｏＬ１７ ！ ／！３２ＶＣＡ メ カアシ 、２ ″ 弗し≧１第 ３
図
Claims (1)
- 情報記憶媒体から読み出した信号の振幅を安定化する自
動利得制御回路において、利得制御端子に受ける利得制
御信号に応じた利得で前記読出し信号を増幅する利得制
御増幅器と、この利得制御増幅器の出力信号を整流する
整流器と、この整流器の出力電流を充電し充電した電荷
を放電する積分回路と、この積分回路の充電電圧に応じ
て前記利得制御信号を生ずる回路とからなり、前記積分
回路には充電時定数又は放電時定数のうちの少なくとも
一方を外部信号に応じて変える手段が備えてあることを
特徴とする自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16048184A JPS6139713A (ja) | 1984-07-31 | 1984-07-31 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16048184A JPS6139713A (ja) | 1984-07-31 | 1984-07-31 | 自動利得制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6139713A true JPS6139713A (ja) | 1986-02-25 |
Family
ID=15715880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16048184A Pending JPS6139713A (ja) | 1984-07-31 | 1984-07-31 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6139713A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0520786A (ja) * | 1991-07-09 | 1993-01-29 | Canon Inc | 情報信号出力装置 |
| EP2280480A1 (en) * | 2002-07-01 | 2011-02-02 | Texas Instruments Deutschland Gmbh | Low power regulated ampliflier in a transponder |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55109012A (en) * | 1979-02-15 | 1980-08-21 | Toshiba Corp | Automatic gain control circuit |
| JPS5862912A (ja) * | 1981-10-09 | 1983-04-14 | Hitachi Ltd | ビデオ信号用自動利得制御回路 |
-
1984
- 1984-07-31 JP JP16048184A patent/JPS6139713A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55109012A (en) * | 1979-02-15 | 1980-08-21 | Toshiba Corp | Automatic gain control circuit |
| JPS5862912A (ja) * | 1981-10-09 | 1983-04-14 | Hitachi Ltd | ビデオ信号用自動利得制御回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0520786A (ja) * | 1991-07-09 | 1993-01-29 | Canon Inc | 情報信号出力装置 |
| EP2280480A1 (en) * | 2002-07-01 | 2011-02-02 | Texas Instruments Deutschland Gmbh | Low power regulated ampliflier in a transponder |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4254303A (en) | Automatic volume adjusting apparatus | |
| EP0786859A2 (en) | Power amplifying circuit and method | |
| GB1351993A (en) | Disc file agc circuit | |
| US4134079A (en) | Automatic gain control circuit for sound motion picture camera | |
| US4370620A (en) | Efficient high performance envelope detector with controlled decay envelope detection | |
| JPH0547026B2 (ja) | ||
| JPS6139713A (ja) | 自動利得制御回路 | |
| JPH06338746A (ja) | オーディオ機器のａｇｃ回路 | |
| CA2033565C (en) | Optical disk data reproducing apparatus | |
| JPH0117854Y2 (ja) | ||
| JP3034477B2 (ja) | ビデオカセットレコーダのエンベロープ検出装置 | |
| JPS5937604B2 (ja) | ショック音防止回路 | |
| JP2591184B2 (ja) | ドロップアウト検出回路 | |
| JPH0516728Y2 (ja) | ||
| JPH039380Y2 (ja) | ||
| JPS59221026A (ja) | デジタル信号受信回路 | |
| JPS5828961B2 (ja) | Ａｇｃ方式 | |
| JP2566303B2 (ja) | 磁気記録再生装置 | |
| SU137137A1 (ru) | Способ и устройство дл поддержани посто нного остаточного магнитного потока на магнитном носителе | |
| JP3457787B2 (ja) | Ｔｄｍａ送信機の送信出力自動制御装置 | |
| JP3714651B2 (ja) | ビデオ機器のコントロール信号再生回路 | |
| JPH0312831B2 (ja) | ||
| JPH0312832B2 (ja) | ||
| JPH0785404A (ja) | 磁気抵抗効果再生装置 | |
| JPH0352024Y2 (ja) |