JPS6141162B2 - - Google Patents
Info
- Publication number
- JPS6141162B2 JPS6141162B2 JP52110263A JP11026377A JPS6141162B2 JP S6141162 B2 JPS6141162 B2 JP S6141162B2 JP 52110263 A JP52110263 A JP 52110263A JP 11026377 A JP11026377 A JP 11026377A JP S6141162 B2 JPS6141162 B2 JP S6141162B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- amplifier
- output
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 22
- 230000001681 protective effect Effects 0.000 claims description 6
- 230000007935 neutral effect Effects 0.000 claims description 5
- 230000005856 abnormality Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、平衡直結形増幅器の出力回路に生じ
たアース、短絡等の異状を検出すると共に、増幅
器の破壊を防止するための保護装置に関する。
たアース、短絡等の異状を検出すると共に、増幅
器の破壊を防止するための保護装置に関する。
一般に大出力の増幅器において、電源２圧が定
められたとき出力を増大させるには出力段のトラ
ンジスタにコレクタ飽和電圧の低いものを選定す
ると共に、出力から負荷に至る間の損失を極力低
減させる必要があり、特に自動車等の車載用増幅
器にあつては電源として蓄電池を用いる関係上比
較的低電圧で動作させねばならず、この観点から
出力トランスを除去したBTL回路（平衡形出力
トランス・レス回路）が好適とされる傾向にあ
る。また、出力側に直流阻止用の結合コンデンサ
を用いるときには負荷インピーダンスとの関係か
ら、低域周波数まで増幅度周波数特性を保証する
には大容量のコンデンサを用いねばらず、加えて
信号電流が通ずるためにかかるコンデンサは大電
流容量を要するうえから大形となり、かつ高価と
なる欠点を有し、BTL回路と共にOCL回路（出
力結合コンデンサ・レス回路）を採用するのが最
も有利となつている。
められたとき出力を増大させるには出力段のトラ
ンジスタにコレクタ飽和電圧の低いものを選定す
ると共に、出力から負荷に至る間の損失を極力低
減させる必要があり、特に自動車等の車載用増幅
器にあつては電源として蓄電池を用いる関係上比
較的低電圧で動作させねばならず、この観点から
出力トランスを除去したBTL回路（平衡形出力
トランス・レス回路）が好適とされる傾向にあ
る。また、出力側に直流阻止用の結合コンデンサ
を用いるときには負荷インピーダンスとの関係か
ら、低域周波数まで増幅度周波数特性を保証する
には大容量のコンデンサを用いねばらず、加えて
信号電流が通ずるためにかかるコンデンサは大電
流容量を要するうえから大形となり、かつ高価と
なる欠点を有し、BTL回路と共にOCL回路（出
力結合コンデンサ・レス回路）を採用するのが最
も有利となつている。
かかるOCL―BTL回路の平衡直結形増幅器の
一例を第１図に示す。
一例を第１図に示す。
同図は平衡直結形回路を用いた基本的な電力増
幅器PAの構成を示し、前段増幅等により得られ
た信号ｅは入力端子Ｉへ与えられ、バツフア増幅
器BAにおいて互に逆相の励振信号となり、トラ
ンジスタＱ１，Ｑ３，Ｑ５，Ｑ７により構成され
たシングルエンデツト・プツシユプル電力増幅回
路とトランジスタＱ２，Ｑ４，Ｑ６，Ｑ８により
構成された同様の電力増幅回路を互に逆位相とし
て励振する。なお、出力端子Ｏ１，Ｏ２の電圧は
電源Ｂの電圧に対しほぼ1/2に設定されており、
互に逆相に励振されるため一方の電圧が上昇すれ
ば他方は下降し、一方が下降すれば他方が上昇し
これに伴なつて信号電流を負荷Ｌへ通じ増幅され
た信号電力を供給する。
幅器PAの構成を示し、前段増幅等により得られ
た信号ｅは入力端子Ｉへ与えられ、バツフア増幅
器BAにおいて互に逆相の励振信号となり、トラ
ンジスタＱ１，Ｑ３，Ｑ５，Ｑ７により構成され
たシングルエンデツト・プツシユプル電力増幅回
路とトランジスタＱ２，Ｑ４，Ｑ６，Ｑ８により
構成された同様の電力増幅回路を互に逆位相とし
て励振する。なお、出力端子Ｏ１，Ｏ２の電圧は
電源Ｂの電圧に対しほぼ1/2に設定されており、
互に逆相に励振されるため一方の電圧が上昇すれ
ば他方は下降し、一方が下降すれば他方が上昇し
これに伴なつて信号電流を負荷Ｌへ通じ増幅され
た信号電力を供給する。
したがつて、出力端子Ｏ１，Ｏ２ならびに負荷
ＬはいずれもアースＥに対して浮いた状態、すら
わち絶縁された状態で使用されねばならない。
ＬはいずれもアースＥに対して浮いた状態、すら
わち絶縁された状態で使用されねばならない。
ところがこの様なOCL―BTL回路の平衡直結
形増幅器にあつては、出力端子Ｏ１，Ｏ２には電
源Vbからの直流電圧が印加されており、両端子
Ｏ１，Ｏ２の各直流電圧が等しいため負荷Ｌへ直
流分は通じない。出力端子Ｏ１，Ｏ２乃至スピー
カ等の負荷Ｌを含む負荷回路が短絡またはアース
等の障害を生じると、増幅器PA内の各回路へ過
電流が通じ、特に出力段のパワートランジスタＱ
５，Ｑ６等が比較的速やかに破壊され、電源Ｂと
の間に挿入されたヒユーズＦの熔断が間に合わな
いことがしばしば発生する。
形増幅器にあつては、出力端子Ｏ１，Ｏ２には電
源Vbからの直流電圧が印加されており、両端子
Ｏ１，Ｏ２の各直流電圧が等しいため負荷Ｌへ直
流分は通じない。出力端子Ｏ１，Ｏ２乃至スピー
カ等の負荷Ｌを含む負荷回路が短絡またはアース
等の障害を生じると、増幅器PA内の各回路へ過
電流が通じ、特に出力段のパワートランジスタＱ
５，Ｑ６等が比較的速やかに破壊され、電源Ｂと
の間に挿入されたヒユーズＦの熔断が間に合わな
いことがしばしば発生する。
この様な事故対策としては、電源Ｂとの間へ過
電流検出用の低抗器を直列に挿入し、両者の電圧
降下により保護回路を動作させるものが提案され
ているが、この場合には、電源インピーダンスの
増大を来し電源電圧変動率の増加による最大出力
の減少、歪の増大、電源のリツプルの増加および
安定度の劣化等を招来し好ましいものではなかつ
た。
電流検出用の低抗器を直列に挿入し、両者の電圧
降下により保護回路を動作させるものが提案され
ているが、この場合には、電源インピーダンスの
増大を来し電源電圧変動率の増加による最大出力
の減少、歪の増大、電源のリツプルの増加および
安定度の劣化等を招来し好ましいものではなかつ
た。
また、増幅器の出力には直流成分の他に交流成
分も含まれており、よつて、その出力から時間遅
れなく直流成分だけを検出して。アース、短絡等
の異状を検出することは困難であつた。
分も含まれており、よつて、その出力から時間遅
れなく直流成分だけを検出して。アース、短絡等
の異状を検出することは困難であつた。
したがつて、かかる平衡直結形増幅器は理想的
な特性を有するにもかかわらず、未だ汎用機器と
して実用化されるには至つていないのが現状であ
る。
な特性を有するにもかかわらず、未だ汎用機器と
して実用化されるには至つていないのが現状であ
る。
本発明は上記の間題点を解決することを目的と
したものであり、平衡直結形増幅器において、該
増幅器の負荷回路の中性点電圧を検出するため該
負荷回路に並列に接続された分圧回路と、該分圧
回路の出力である分圧電圧と基準電圧とを比較
し、該分圧電圧が該基準電圧に対して変化した時
に検出出力を発生する比較手段と、該検出出力に
よつて制御されて増幅器の保護動作を行なう保護
手段とを備えたことを特徴とし、異状の検出が鋭
敏かつ確実であり、速やかに増幅器の保護を行な
うことのできる平衡直結形増幅器の保護装置を提
供するものである。
したものであり、平衡直結形増幅器において、該
増幅器の負荷回路の中性点電圧を検出するため該
負荷回路に並列に接続された分圧回路と、該分圧
回路の出力である分圧電圧と基準電圧とを比較
し、該分圧電圧が該基準電圧に対して変化した時
に検出出力を発生する比較手段と、該検出出力に
よつて制御されて増幅器の保護動作を行なう保護
手段とを備えたことを特徴とし、異状の検出が鋭
敏かつ確実であり、速やかに増幅器の保護を行な
うことのできる平衡直結形増幅器の保護装置を提
供するものである。
第２図に本発明の保護装置における検出回路
DTを第１図の電力増幅器PAへ接続した構成を示
す。
DTを第１図の電力増幅器PAへ接続した構成を示
す。
第１図の回路において、負荷Ｌ両端の各端子電
圧は常に逆方向の変化を行なつており、アースＥ
を基準として見れば両端子の中間には電圧無変化
の点があり、これはほぼ電源Ｂの電圧に対し1/2
の値であつて、負荷回路のどこかにおけるアース
または負荷Ｌ自体のいずれかの部分に短絡、アー
ス等を生じるとこの点の電圧が低下する。したが
つて、負荷Ｌ自体に中性点を設けるか、これと並
列に高インピーダンスの分圧回路を接続し分圧電
圧を取り出して、電源Ｂの電圧に対しほぼ1/2の
基準電圧と比較すれば異状検出を行なうことがで
きる。
圧は常に逆方向の変化を行なつており、アースＥ
を基準として見れば両端子の中間には電圧無変化
の点があり、これはほぼ電源Ｂの電圧に対し1/2
の値であつて、負荷回路のどこかにおけるアース
または負荷Ｌ自体のいずれかの部分に短絡、アー
ス等を生じるとこの点の電圧が低下する。したが
つて、負荷Ｌ自体に中性点を設けるか、これと並
列に高インピーダンスの分圧回路を接続し分圧電
圧を取り出して、電源Ｂの電圧に対しほぼ1/2の
基準電圧と比較すれば異状検出を行なうことがで
きる。
第２図は前述の思想に基づく実施例の回路図で
あり、負荷Ｌと並列に同一抵抗値の抵抗器Ｒ６
１，Ｒ６２を接続し、その中間点より抵抗器Ｒ６
３を介して検出回路DTの入力端子Ｉ１へ分圧電
圧を与え、トランジスタＱ６１，Ｑ６２の差動回
路によつて中間点の電圧低下を検出している。す
なわち、トランジスタＱ６２のペースには抵抗器
Ｒ６６，Ｒ６７により電源端子Vbの電圧が1/2よ
り若干低目に分圧され、基準電圧として与えられ
ているが、電力増幅器PAの正規動作時には入力
端子Ｉ１へ基準電圧より若干高い印加されれるた
め、トランジスタＱ６１はオン、したがつてトラ
ンジスタＱ６２，Ｑ６３は共にオフの状態となつ
ており、検出端子Ｐには検出出力を生じない。
あり、負荷Ｌと並列に同一抵抗値の抵抗器Ｒ６
１，Ｒ６２を接続し、その中間点より抵抗器Ｒ６
３を介して検出回路DTの入力端子Ｉ１へ分圧電
圧を与え、トランジスタＱ６１，Ｑ６２の差動回
路によつて中間点の電圧低下を検出している。す
なわち、トランジスタＱ６２のペースには抵抗器
Ｒ６６，Ｒ６７により電源端子Vbの電圧が1/2よ
り若干低目に分圧され、基準電圧として与えられ
ているが、電力増幅器PAの正規動作時には入力
端子Ｉ１へ基準電圧より若干高い印加されれるた
め、トランジスタＱ６１はオン、したがつてトラ
ンジスタＱ６２，Ｑ６３は共にオフの状態となつ
ており、検出端子Ｐには検出出力を生じない。
ところが、上述のとおり負荷回路に異状を生じ
ると入力端子Ｉ１の電圧が基準電圧より低下し、
トランジスタＱ６１はオフとなり、これに伴なつ
てトランジスタＱ６２，Ｑ６３がオンとなるため
検出端子Ｐに検出出力を生じ、これを用いてサイ
リスタCRのゲートへ限流用抵抗器Ｒ２１を介し
てトリガー電流を与え、サイリスタCRをオンと
し一挙に電源Ｂより短絡電流を通じヒユーズＦを
熔断させ、電力増幅器PAを含めた全回路を保護
する。
ると入力端子Ｉ１の電圧が基準電圧より低下し、
トランジスタＱ６１はオフとなり、これに伴なつ
てトランジスタＱ６２，Ｑ６３がオンとなるため
検出端子Ｐに検出出力を生じ、これを用いてサイ
リスタCRのゲートへ限流用抵抗器Ｒ２１を介し
てトリガー電流を与え、サイリスタCRをオンと
し一挙に電源Ｂより短絡電流を通じヒユーズＦを
熔断させ、電力増幅器PAを含めた全回路を保護
する。
また、この検出出力によつて制御端子Ｔ１，Ｔ
２を制御し保護動作を行なわせることもできる。
２を制御し保護動作を行なわせることもできる。
〔発明の他の実施例〕
第３図、第４図はステレオ用の電力増幅器PA
に対して適用した場合の実施例であり、Ｌチヤン
ネルの出力端子Ｏ１，Ｏ２の他のＲチヤンネルの
出力端子Ｏ１１，Ｏ１２を有し、かつ負荷Ｌ１，
Ｌ２が各個に接続されているため、各負荷Ｌ１，
Ｌ２毎に第２図と同様の抵抗器Ｒ６１，Ｒ６２，
Ｒ７１，Ｒ７２によつて印加される電圧を取り出
し、第３図においては分圧低抗器Ｒ７３，Ｒ７４
による基準電圧とトランジスタＱ７１，Ｑ７２を
用いて比較を行ない、入力端子Ｉ１またはＩ１１
への電圧が低下したときにトランジスタＱ７１ま
たはＱ７２がオンとなつて検出出力を生じるもの
となつている。
に対して適用した場合の実施例であり、Ｌチヤン
ネルの出力端子Ｏ１，Ｏ２の他のＲチヤンネルの
出力端子Ｏ１１，Ｏ１２を有し、かつ負荷Ｌ１，
Ｌ２が各個に接続されているため、各負荷Ｌ１，
Ｌ２毎に第２図と同様の抵抗器Ｒ６１，Ｒ６２，
Ｒ７１，Ｒ７２によつて印加される電圧を取り出
し、第３図においては分圧低抗器Ｒ７３，Ｒ７４
による基準電圧とトランジスタＱ７１，Ｑ７２を
用いて比較を行ない、入力端子Ｉ１またはＩ１１
への電圧が低下したときにトランジスタＱ７１ま
たはＱ７２がオンとなつて検出出力を生じるもの
となつている。
また、第４図は逆流阻止用のダイオードＤ８
１，Ｄ８２を用い一つの回路によつて検出を行な
うものであり、トランジスタＱ８１，Ｑ８２が共
にオンとなつたときに検出出力を生じる。
１，Ｄ８２を用い一つの回路によつて検出を行な
うものであり、トランジスタＱ８１，Ｑ８２が共
にオンとなつたときに検出出力を生じる。
なお、第２図乃至第４図における抵抗器Ｒ６
１，Ｒ６２，Ｒ７１，Ｒ７２の中間点すなわち、
負荷Ｌ，Ｌ１，Ｌ２の中性点電圧は、電力増幅器
PAの調整状況により必ずしも電源Ｂの電圧に対
し1/2とはならぬことがあり、このときには基準
電圧をこれに応じて定めればよい。
１，Ｒ６２，Ｒ７１，Ｒ７２の中間点すなわち、
負荷Ｌ，Ｌ１，Ｌ２の中性点電圧は、電力増幅器
PAの調整状況により必ずしも電源Ｂの電圧に対
し1/2とはならぬことがあり、このときには基準
電圧をこれに応じて定めればよい。
第５図は正負の二電源＋Ｂ，−Ｂを用いる電力
増幅器PAに対して用いた実施例を示し、この場
合には負荷Ｌの中性点電圧がアースＥと同一にな
るためトランジスタＱ９１，Ｑ９２による差動回
路の基準電圧としてアースＥを用いており、負荷
回路の異状により入力端子Ｉ１の電圧が正負いず
れかへ変化したとき、トランジスタＱ９１または
Ｑ９２がオンになり、これによりダイオードＤ９
１またはＤ９２を介して順方向バイアスが与えら
れトランジスタＱ９３がオンとなつて検出出力を
生じる。
増幅器PAに対して用いた実施例を示し、この場
合には負荷Ｌの中性点電圧がアースＥと同一にな
るためトランジスタＱ９１，Ｑ９２による差動回
路の基準電圧としてアースＥを用いており、負荷
回路の異状により入力端子Ｉ１の電圧が正負いず
れかへ変化したとき、トランジスタＱ９１または
Ｑ９２がオンになり、これによりダイオードＤ９
１またはＤ９２を介して順方向バイアスが与えら
れトランジスタＱ９３がオンとなつて検出出力を
生じる。
このほか、第１図の制御端子Ｔ３，Ｔ４を制御
するには、第２図以降の検出出力によりオンとな
るトランジスタ等のスイツチング回路を制御端子
Ｔ３，Ｔ４とアースＥとの間へ挿入すればよく、
上述の各検出回路DTならびに保護回路としての
制御端子Ｔ１〜Ｔ４、サイリスタCR等の組み合
わせにより任意の構成を選択することができる。
また、安定化電源回路を用いるものでは検出出力
により出力電圧を低下させる様に電源回路を制御
してもよく、保護対象とする増幅器ならびに周囲
の条件に応じて種々の変化が可能である。なお、
上述の説明では検出回路DTを分離して設けた
が、電力増幅器PA中へ組み込んでもよい。
するには、第２図以降の検出出力によりオンとな
るトランジスタ等のスイツチング回路を制御端子
Ｔ３，Ｔ４とアースＥとの間へ挿入すればよく、
上述の各検出回路DTならびに保護回路としての
制御端子Ｔ１〜Ｔ４、サイリスタCR等の組み合
わせにより任意の構成を選択することができる。
また、安定化電源回路を用いるものでは検出出力
により出力電圧を低下させる様に電源回路を制御
してもよく、保護対象とする増幅器ならびに周囲
の条件に応じて種々の変化が可能である。なお、
上述の説明では検出回路DTを分離して設けた
が、電力増幅器PA中へ組み込んでもよい。
以上の説明により明らかなように、本発明によ
れば、平衡直結形増幅器における負荷回路両端の
各端子電圧の交流成分は大きさが同じで位相が逆
であるから分圧回路によつて打ち消されて直流成
分だけが検出され、アース、短絡等の異状を検出
することができる。従つて、平衡直結形増幅器の
出力回路におけるアース、短絡等の障害発生を速
やかにかつ確実に検出し、保護動作を行なわせる
ことができるため、増幅器の破壊が未然に阻止さ
れ、特に高価なパワートランジスタを交換するこ
となく出力回路の修復によつてのみ増幅器系とし
ての運用が行なえ、装置の信頼性向上ならびに保
守費用低減上多大の効果が得られる。なお、増幅
器としては平衡直結形のみならず同様の動作を行
なう電子回路ならばすべてに適用できることが無
論である。
れば、平衡直結形増幅器における負荷回路両端の
各端子電圧の交流成分は大きさが同じで位相が逆
であるから分圧回路によつて打ち消されて直流成
分だけが検出され、アース、短絡等の異状を検出
することができる。従つて、平衡直結形増幅器の
出力回路におけるアース、短絡等の障害発生を速
やかにかつ確実に検出し、保護動作を行なわせる
ことができるため、増幅器の破壊が未然に阻止さ
れ、特に高価なパワートランジスタを交換するこ
となく出力回路の修復によつてのみ増幅器系とし
ての運用が行なえ、装置の信頼性向上ならびに保
守費用低減上多大の効果が得られる。なお、増幅
器としては平衡直結形のみならず同様の動作を行
なう電子回路ならばすべてに適用できることが無
論である。
第１図は平衡直結形増幅器の構成を示す回路
図、第２図は本発明の実施例における保護装置の
検出回路、第３図乃至第５図は本発明の他の実施
例の回路図である。 PA……電力増幅器（平衡直結形増幅器）、DT
……検出回路、Ｏ１，Ｏ２，Ｏ１１，Ｏ１２……
出力端子、Ｌ，Ｌ１，Ｌ２……負荷、Ｐ……検出
端子、Ｔ１〜Ｔ４……制御端子、CR……サイリ
スタ、Ｆ……ヒユーズ。
図、第２図は本発明の実施例における保護装置の
検出回路、第３図乃至第５図は本発明の他の実施
例の回路図である。 PA……電力増幅器（平衡直結形増幅器）、DT
……検出回路、Ｏ１，Ｏ２，Ｏ１１，Ｏ１２……
出力端子、Ｌ，Ｌ１，Ｌ２……負荷、Ｐ……検出
端子、Ｔ１〜Ｔ４……制御端子、CR……サイリ
スタ、Ｆ……ヒユーズ。
Claims (1)
- １ 平衡直結形増幅器において、該増幅器の負荷
回路の中性点電圧を検出するため該負荷回路に並
列に接続された分圧回路と、該分圧回路の出力で
ある分圧電圧とを基準電圧とを比較し、該分圧電
圧が該基準電圧に対して変化した時に検出出力を
発生する比較手段と、該検出出力によつて制御さ
れて増幅器の保護動作を行なう保護手段とを備え
たことを特徴とする平衡直結形増幅器の保護装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11026377A JPS5443660A (en) | 1977-09-13 | 1977-09-13 | Amplifier output circuit malfunction detecting system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11026377A JPS5443660A (en) | 1977-09-13 | 1977-09-13 | Amplifier output circuit malfunction detecting system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5443660A JPS5443660A (en) | 1979-04-06 |
| JPS6141162B2 true JPS6141162B2 (ja) | 1986-09-12 |
Family
ID=14531249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11026377A Granted JPS5443660A (en) | 1977-09-13 | 1977-09-13 | Amplifier output circuit malfunction detecting system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5443660A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03172276A (ja) * | 1989-11-30 | 1991-07-25 | Seiko Epson Corp | 印刷装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6047312U (ja) * | 1983-09-08 | 1985-04-03 | 三洋電機株式会社 | 増幅器の保護回路 |
| CN113567776B (zh) * | 2021-06-10 | 2022-05-27 | 广东白云学院 | 自动过分相信号处理器检测方法及系统 |
-
1977
- 1977-09-13 JP JP11026377A patent/JPS5443660A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03172276A (ja) * | 1989-11-30 | 1991-07-25 | Seiko Epson Corp | 印刷装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5443660A (en) | 1979-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3536958A (en) | Amplifier protection circuit | |
| US7183840B2 (en) | Class-D amplifier | |
| US3555358A (en) | Overload protection network for solid state amplifier | |
| US3898532A (en) | Protection circuit for transistorized audio power amplifier | |
| US6459340B1 (en) | Power amplifier mismatch protection with clamping diodes in RF feedback circuit | |
| US3564338A (en) | Overvoltage and overcurrent protective circuit for a transistor amplifier | |
| US8067986B2 (en) | Closed loop surge protection technique for differential amplifiers | |
| JPS6141162B2 (ja) | ||
| US8901918B2 (en) | Load connection state detection circuit | |
| US3935513A (en) | Protective circuit for transistor amplifier | |
| JP2000152367A (ja) | Ｂｔｌ電力増幅器におけるスピーカー保護回路 | |
| CN205791448U (zh) | 一种旋变激励打嗝保护电路以及旋变激励电路 | |
| CA1135802A (en) | Output amplifier with non-linear negative feedback | |
| US5029299A (en) | Power amplifier with current limiting means | |
| US4368436A (en) | Overload protection device for power output circuits | |
| US6590446B2 (en) | Amplifier circuit and electronic apparatus using the same | |
| US4216437A (en) | Protective circuitry for push-pull amplifiers | |
| US5598123A (en) | Filter arrangement for suppressing an AC voltage superposed on a DC voltage present across poles of a DC voltage source | |
| US3549808A (en) | Protective circuit for speaker windings | |
| US4287390A (en) | Power amplifier apparatus having over-current protection function | |
| US6600327B1 (en) | Method of reducing distortion and noise of square-wave pulses, a circuit for generating minimally distorted pulses and use of method and circuit | |
| US3671879A (en) | Transistor protection circuit | |
| JPH06196941A (ja) | パルス幅変調増幅回路 | |
| KR840000341B1 (ko) | 비선형 부궤환 회로로 구성시킨 출력증폭기 | |
| JP2020107921A (ja) | 高周波電力増幅器 |