JPS6142336B2 - - Google Patents
Info
- Publication number
- JPS6142336B2 JPS6142336B2 JP51160578A JP16057876A JPS6142336B2 JP S6142336 B2 JPS6142336 B2 JP S6142336B2 JP 51160578 A JP51160578 A JP 51160578A JP 16057876 A JP16057876 A JP 16057876A JP S6142336 B2 JPS6142336 B2 JP S6142336B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- circuit
- block
- error
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 14
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Noise Elimination (AREA)
- Detection And Correction Of Errors (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Error Detection And Correction (AREA)
Description
【発明の詳細な説明】
本発明はアナログ信号をデイジタル信号に変換
して記録再生する装置において、再生信号の誤り
訂正および補正を、デイジタルデータを数ブロツ
クに分割したデータについてパリテイチエツクお
よびドロツプアウト検出をすることによつて行う
ことを目的とする。
して記録再生する装置において、再生信号の誤り
訂正および補正を、デイジタルデータを数ブロツ
クに分割したデータについてパリテイチエツクお
よびドロツプアウト検出をすることによつて行う
ことを目的とする。
一般に、アナログ信号をデイジタル信号に変換
して記録再生を行う場合、再生時にデイジタル信
号にドロツプアウト等による誤りが生じて、その
デイジタル信号を誤りを含んだままアナログ信号
に変換したとき、元のアナログ信号と著しく異な
つたパルス性雑音を含んだアナログ信号が再生さ
れることになる。このような誤りに対して各種の
補正方式が検討されている。例えばパリテイチエ
ツクによる方式があるが、この方式では誤りが複
数個になつた場合に誤りを見落す確率が高くな
る。また再生デイジタル信号の監視による方式で
は雑音に対して弱くなり誤動作を起し易い欠点が
ある。誤り訂正符号を用いて複数ビツトの誤り検
出訂正を実現しようとすれば冗長が大きくなり、
記録ビツト数が増え、実効的な記録密度が低下す
る欠点がある。
して記録再生を行う場合、再生時にデイジタル信
号にドロツプアウト等による誤りが生じて、その
デイジタル信号を誤りを含んだままアナログ信号
に変換したとき、元のアナログ信号と著しく異な
つたパルス性雑音を含んだアナログ信号が再生さ
れることになる。このような誤りに対して各種の
補正方式が検討されている。例えばパリテイチエ
ツクによる方式があるが、この方式では誤りが複
数個になつた場合に誤りを見落す確率が高くな
る。また再生デイジタル信号の監視による方式で
は雑音に対して弱くなり誤動作を起し易い欠点が
ある。誤り訂正符号を用いて複数ビツトの誤り検
出訂正を実現しようとすれば冗長が大きくなり、
記録ビツト数が増え、実効的な記録密度が低下す
る欠点がある。
本発明では再生デイジタル信号のドロツプアウ
ト監視とパリテイチエツクとをデイジタルデータ
のブロツク毎に行い、ブロツク内の単一誤りにつ
いては訂正を行い、複数個の誤りを含んだ場合に
は、その誤りが生ずる前のデイジタルデータを誤
りを含むデイジタルデータの代りに入れることに
より再生アナログ信号中にパルス性雑音が混入す
るのを防ごうとするものである。
ト監視とパリテイチエツクとをデイジタルデータ
のブロツク毎に行い、ブロツク内の単一誤りにつ
いては訂正を行い、複数個の誤りを含んだ場合に
は、その誤りが生ずる前のデイジタルデータを誤
りを含むデイジタルデータの代りに入れることに
より再生アナログ信号中にパルス性雑音が混入す
るのを防ごうとするものである。
以下本発明の実施例を図面とともに説明する。
第１図は本発明を実現する記録部の一構成例を示
すものである。アナログ信号はアナログ−デイジ
タル変換部（Ａ−Ｄ変換部）１において、例えば
12ビツトのデイジタル信号に変換される。この12
ビツトのデータは分割回路２により、たとえば４
ビツトずつのデータに分割し、３ブロツクのデー
タとする。12ビツトの分割方法は様々に考えられ
るが、たとえば最上位ビツトから４ビツトずつに
分割することを考える。各ブロツクの４ビツトの
データはパリテイ発生回路３に送られてパリテイ
ビツトを形成する。このパリテイビツトと４ビツ
トのデータとにより記録すべきブロツクデータを
形成する。これを行うのが記録データ生成回路４
である。第１図では３ブロツク並列に実行するよ
うに描いてあるが、分割回路２で分割されたデー
タはブロツク毎に直列に上記の記録データ生成を
行うことも考えることができる。記録データ生成
回路４からの５ビツトのデータは並列に変調回路
５に送られビツトごとに２周波に周波数変調さ
れ、並列に記録装置６に記録する。ここで記録装
置６では送られてきた変調信号を同一グループの
データの信号が記録媒体上で隣接しないように記
録媒体の進行方向と交わる方向に並べ換えを行な
つた上で記録する。変調方式はFMに限らず、位
相変調、NRZI等々の方式が考えられる。記録に
際してはブロツク内の各ビツトは並列に記録され
ることが必要不可欠であるが、ブロツクに関して
は必ずしも並列である必要はない。
第１図は本発明を実現する記録部の一構成例を示
すものである。アナログ信号はアナログ−デイジ
タル変換部（Ａ−Ｄ変換部）１において、例えば
12ビツトのデイジタル信号に変換される。この12
ビツトのデータは分割回路２により、たとえば４
ビツトずつのデータに分割し、３ブロツクのデー
タとする。12ビツトの分割方法は様々に考えられ
るが、たとえば最上位ビツトから４ビツトずつに
分割することを考える。各ブロツクの４ビツトの
データはパリテイ発生回路３に送られてパリテイ
ビツトを形成する。このパリテイビツトと４ビツ
トのデータとにより記録すべきブロツクデータを
形成する。これを行うのが記録データ生成回路４
である。第１図では３ブロツク並列に実行するよ
うに描いてあるが、分割回路２で分割されたデー
タはブロツク毎に直列に上記の記録データ生成を
行うことも考えることができる。記録データ生成
回路４からの５ビツトのデータは並列に変調回路
５に送られビツトごとに２周波に周波数変調さ
れ、並列に記録装置６に記録する。ここで記録装
置６では送られてきた変調信号を同一グループの
データの信号が記録媒体上で隣接しないように記
録媒体の進行方向と交わる方向に並べ換えを行な
つた上で記録する。変調方式はFMに限らず、位
相変調、NRZI等々の方式が考えられる。記録に
際してはブロツク内の各ビツトは並列に記録され
ることが必要不可欠であるが、ブロツクに関して
は必ずしも並列である必要はない。
次に第１図の記録部に対する再生時の一構成例
を第２図に基づいて説明する。記録装置６からビ
ツトごとに並列に再生された再生信号は分配回路
７によりブロツク毎にまとめられ、ドロツプアウ
ト検出回路８、復調回路９に送られる。復調され
たパリテイビツトを含む５ビツトのデータはパリ
テイチエツク回路１０に送られ、ここでパリテイ
チエツクを行う。このパリテイチエツクにより誤
りが検出されると、その情報が誤り訂正回路１１
に送られる。一方、ドロツプアウト検出回路８で
は、データ内の各ビツトのドロツプアウト検出を
再生信号から行う。ドロツプアウト検出の方法と
しては再生信号レベルが所定以下になるのを検出
する等の既知の方法あるいはその他いずれであつ
ても良い。
を第２図に基づいて説明する。記録装置６からビ
ツトごとに並列に再生された再生信号は分配回路
７によりブロツク毎にまとめられ、ドロツプアウ
ト検出回路８、復調回路９に送られる。復調され
たパリテイビツトを含む５ビツトのデータはパリ
テイチエツク回路１０に送られ、ここでパリテイ
チエツクを行う。このパリテイチエツクにより誤
りが検出されると、その情報が誤り訂正回路１１
に送られる。一方、ドロツプアウト検出回路８で
は、データ内の各ビツトのドロツプアウト検出を
再生信号から行う。ドロツプアウト検出の方法と
しては再生信号レベルが所定以下になるのを検出
する等の既知の方法あるいはその他いずれであつ
ても良い。
上述のようにドロツプアウト検出回路８は、各
ビツトごとにドロツプアウトの有無を検出するの
で、この回路８からはドロツプアウトが有つたと
いう情報とそのビツト位置の情報が得られる。ド
ロツプアウトの個数がある１つのブロツクにつき
１個であつた場合は、同時にパリテイチエツク回
路１０の出力が「誤り検出」の情報を発生するの
で、これを受けた誤り訂正回路１１では前記ドロ
ツプアウト検出回路８からのドロツプアウトのビ
ツト位置情報をもとに、そのドロツプアウトが生
じた位置のビツトを反転することにより誤り訂正
を行なう。
ビツトごとにドロツプアウトの有無を検出するの
で、この回路８からはドロツプアウトが有つたと
いう情報とそのビツト位置の情報が得られる。ド
ロツプアウトの個数がある１つのブロツクにつき
１個であつた場合は、同時にパリテイチエツク回
路１０の出力が「誤り検出」の情報を発生するの
で、これを受けた誤り訂正回路１１では前記ドロ
ツプアウト検出回路８からのドロツプアウトのビ
ツト位置情報をもとに、そのドロツプアウトが生
じた位置のビツトを反転することにより誤り訂正
を行なう。
ドロツプアウトのビツト数が複数の場合は、パ
リテイチエツク回路１０の出力は誤り検出を指示
している場合もあるし、指示していない場合もあ
る。このときには誤り訂正は不可能であるので誤
り訂正回路１１はブロツク内に複数個の誤りが存
在したことを示す誤り検出信号を補正制御回路１
３に送る。次にドロツプアウト検出回路８がブロ
ツク内に１ビツトのドロツプアウトが存在してい
ることを示しているが、パリテイチエツク回路１
０では誤りを検出していない場合は、ドロツプア
ウト検出回路８が誤動作をしているので、誤り訂
正回路１１は誤りの訂正及び誤り検出信号送出は
せずにデータをそのまま送り出す。誤り訂正回路
１１からのデータを受けた補正回路１２は、各ブ
ロツクのデータからパリテイビツトを除いた４ビ
ツトのデータを３つ結合して12ビツトのデータに
もどし、デイジタル−アナログ（Ｄ−Ａ）変換回
路１４に送る。
リテイチエツク回路１０の出力は誤り検出を指示
している場合もあるし、指示していない場合もあ
る。このときには誤り訂正は不可能であるので誤
り訂正回路１１はブロツク内に複数個の誤りが存
在したことを示す誤り検出信号を補正制御回路１
３に送る。次にドロツプアウト検出回路８がブロ
ツク内に１ビツトのドロツプアウトが存在してい
ることを示しているが、パリテイチエツク回路１
０では誤りを検出していない場合は、ドロツプア
ウト検出回路８が誤動作をしているので、誤り訂
正回路１１は誤りの訂正及び誤り検出信号送出は
せずにデータをそのまま送り出す。誤り訂正回路
１１からのデータを受けた補正回路１２は、各ブ
ロツクのデータからパリテイビツトを除いた４ビ
ツトのデータを３つ結合して12ビツトのデータに
もどし、デイジタル−アナログ（Ｄ−Ａ）変換回
路１４に送る。
補正回路１２はレジスタ回路で構成され、３つ
の誤り訂正回路１１からのデータをクロツク再生
回路１５で再生されたクロツクでタイミングをそ
ろえてデイジタル−アナログ変換回路へ送出す
る。ところで、３つの誤り訂正回路１１のいずれ
かから複数個の誤りの存在を示す信号である場合
には、12ビツトのデータを誤りが起る前のものに
保つ必要がある。これを実現するために補正制御
回路１３がある。この補正制御回路１３は、各ブ
ロツク毎に設けられた誤り訂正回路１１からの信
号のいずれか１つ以上に応ずるOR回路と、OR回
路の出力によつてクロツク再生回路１５から補正
回路１２へのクロツクをゲートするゲート回路と
で構成する。いずれの誤り訂正回路１１からも信
号がない場合は、クロツクを補正回路１２に供給
し、いずれかの誤り訂正回路１１から信号があつ
た場合にはゲート回路によりクロツクを補正回路
１２に供給しないことによつて上記の動作を実現
することができる。デイジタル−アナログ変換回
路１４にはクロツクがゲートされずに供給されて
いるので、補正制御回路１３でクロツクがゲート
されて止められた場合には、再生アナログ信号は
前値保持波形となる。その他の誤りがない場合
や、誤り訂正が実行された場合には正しい再生ア
ナログ信号が得られることになる。デイジタル・
アナログ変換回路１４の出力は階段波であるの
で、これをローパスフイルタ回路１６を通すこと
によつて元のアナログ信号を得ることができる。
ブロツク内に複数個のドロツプアウトによる誤り
を起す状態は長期間にわたつて続くことはなく数
クロツク以内に正常に復帰する。またこのような
状態が起る確率は非常に小さい。それゆえ、前値
保持によつて誤りを補正しても再生アナログ信号
波形に大きな影響を与えることはない。
の誤り訂正回路１１からのデータをクロツク再生
回路１５で再生されたクロツクでタイミングをそ
ろえてデイジタル−アナログ変換回路へ送出す
る。ところで、３つの誤り訂正回路１１のいずれ
かから複数個の誤りの存在を示す信号である場合
には、12ビツトのデータを誤りが起る前のものに
保つ必要がある。これを実現するために補正制御
回路１３がある。この補正制御回路１３は、各ブ
ロツク毎に設けられた誤り訂正回路１１からの信
号のいずれか１つ以上に応ずるOR回路と、OR回
路の出力によつてクロツク再生回路１５から補正
回路１２へのクロツクをゲートするゲート回路と
で構成する。いずれの誤り訂正回路１１からも信
号がない場合は、クロツクを補正回路１２に供給
し、いずれかの誤り訂正回路１１から信号があつ
た場合にはゲート回路によりクロツクを補正回路
１２に供給しないことによつて上記の動作を実現
することができる。デイジタル−アナログ変換回
路１４にはクロツクがゲートされずに供給されて
いるので、補正制御回路１３でクロツクがゲート
されて止められた場合には、再生アナログ信号は
前値保持波形となる。その他の誤りがない場合
や、誤り訂正が実行された場合には正しい再生ア
ナログ信号が得られることになる。デイジタル・
アナログ変換回路１４の出力は階段波であるの
で、これをローパスフイルタ回路１６を通すこと
によつて元のアナログ信号を得ることができる。
ブロツク内に複数個のドロツプアウトによる誤り
を起す状態は長期間にわたつて続くことはなく数
クロツク以内に正常に復帰する。またこのような
状態が起る確率は非常に小さい。それゆえ、前値
保持によつて誤りを補正しても再生アナログ信号
波形に大きな影響を与えることはない。
上記実施例においてはデータのブロツク内に誤
りが一箇所含まれる場合は訂正が可能であるの
で、ブロツク数がａであればａケ所の分散した誤
りが訂正可能である。これはデータを１ブロツク
としてパリテイビツトを設ける方式に比べて、誤
り訂正能力が向上している。なぜならデータを１
ブロツクとしたものでは１箇所の誤りしか訂正で
きないが、データをａブロツクに分割し各ブロツ
クのビツトを分散させて記録すれば、同一ブロツ
ク内に複数個の誤りが含まれることがほとんどな
くなるので、ａケ所の誤りが訂正できることにな
るからである。また本発明の方式によれば、誤り
が２ケ所以上含まれる場合でも、その誤りが連続
する間、誤りが起る前の値を保持することにな
る。このときの再生アナログ信号の波形図（Ｄ−
Ａ変換回路１４の出力波形）を第３図に示す。
りが一箇所含まれる場合は訂正が可能であるの
で、ブロツク数がａであればａケ所の分散した誤
りが訂正可能である。これはデータを１ブロツク
としてパリテイビツトを設ける方式に比べて、誤
り訂正能力が向上している。なぜならデータを１
ブロツクとしたものでは１箇所の誤りしか訂正で
きないが、データをａブロツクに分割し各ブロツ
クのビツトを分散させて記録すれば、同一ブロツ
ク内に複数個の誤りが含まれることがほとんどな
くなるので、ａケ所の誤りが訂正できることにな
るからである。また本発明の方式によれば、誤り
が２ケ所以上含まれる場合でも、その誤りが連続
する間、誤りが起る前の値を保持することにな
る。このときの再生アナログ信号の波形図（Ｄ−
Ａ変換回路１４の出力波形）を第３図に示す。
第３図イは誤りがいずれのブロツク内にも２ケ
所以上含まれることがない場合であり、ｌに示す
期間にいずれかのブロツク内に２ケ所以上誤りを
含むデータが連続したとすると、ロに示すように
イの波形と著しく異なつた波形となり、パルス性
雑音が混入する。このとき、本発明の方式であれ
ば、誤り連続の前の値を保持することになり、ハ
に示す波形となり、正常の波形イと大きく異なる
ことはなく、パルス性雑音が発生しなくなる。こ
のような前値保持を実行しなければならない状態
は、ブロツク内のビツトを分散させて記録すれ
ば、ほとんど起ることはなく、起つたとしても期
間は非常に短いので、補正による悪影響は現われ
ない。
所以上含まれることがない場合であり、ｌに示す
期間にいずれかのブロツク内に２ケ所以上誤りを
含むデータが連続したとすると、ロに示すように
イの波形と著しく異なつた波形となり、パルス性
雑音が混入する。このとき、本発明の方式であれ
ば、誤り連続の前の値を保持することになり、ハ
に示す波形となり、正常の波形イと大きく異なる
ことはなく、パルス性雑音が発生しなくなる。こ
のような前値保持を実行しなければならない状態
は、ブロツク内のビツトを分散させて記録すれ
ば、ほとんど起ることはなく、起つたとしても期
間は非常に短いので、補正による悪影響は現われ
ない。
以上のように本発明の方式によれば、各ビツト
ごとのドロツプアウト検出を行ないドロツプアウ
トの有無及びそのビツト位置の情報を用いるもの
であるから、ドロツプアウトの数が１ブロツク内
に１個であれば、１つのパリテイビツトを用いる
だけで１ブロツクについては誤り訂正を行なうこ
とができる。さらにＭビツトのデータを記録媒体
上で記録媒体の進行方向と交わる方向に並べて記
録する際に、ａ個のブロツクに分割し、訂正可能
な単位（１訂正単位）を小さくすることにより、
その１訂正単位内で生じるドロツプアウトの数が
２以上になる確率を小さくできるので、結果的に
１ビツトのパリテイビツトだけで高い訂正能力を
実現できる。すなわち本方式においてはａビツト
のパリテイビツトの付加でａビツト（各ブロツク
ごとに１ビツトを付与する時の合計）の訂正を行
なうことができ、一般にａビツトの冗長をもたせ
る誤り訂正符号、例えばハミングコードではａ／２− １ビツトの訂正能力であるのに対して優れた効果
を有するものである。
ごとのドロツプアウト検出を行ないドロツプアウ
トの有無及びそのビツト位置の情報を用いるもの
であるから、ドロツプアウトの数が１ブロツク内
に１個であれば、１つのパリテイビツトを用いる
だけで１ブロツクについては誤り訂正を行なうこ
とができる。さらにＭビツトのデータを記録媒体
上で記録媒体の進行方向と交わる方向に並べて記
録する際に、ａ個のブロツクに分割し、訂正可能
な単位（１訂正単位）を小さくすることにより、
その１訂正単位内で生じるドロツプアウトの数が
２以上になる確率を小さくできるので、結果的に
１ビツトのパリテイビツトだけで高い訂正能力を
実現できる。すなわち本方式においてはａビツト
のパリテイビツトの付加でａビツト（各ブロツク
ごとに１ビツトを付与する時の合計）の訂正を行
なうことができ、一般にａビツトの冗長をもたせ
る誤り訂正符号、例えばハミングコードではａ／２− １ビツトの訂正能力であるのに対して優れた効果
を有するものである。
第１図は本発明の一実施例における記録部のブ
ロツク図、第２図は同再生部のブロツク図、第３
図は再生出力波形図である。 １……Ａ−Ｄ変換器、２……分割回路、３……
パリテイチエツク回路、４……記録データ生成回
路、５……変調回路、６……記録装置、７……分
配回路、８……ドロツプアウト検出回路、９……
復調回路、１０……パリテイチエツク回路、１１
……誤り訂正回路、１２……補正回路、１３……
補正制御回路、１４……Ｄ−Ａ変換回路、１５…
…クロツク再生回路、１６……ローパスフイルタ
回路。
ロツク図、第２図は同再生部のブロツク図、第３
図は再生出力波形図である。 １……Ａ−Ｄ変換器、２……分割回路、３……
パリテイチエツク回路、４……記録データ生成回
路、５……変調回路、６……記録装置、７……分
配回路、８……ドロツプアウト検出回路、９……
復調回路、１０……パリテイチエツク回路、１１
……誤り訂正回路、１２……補正回路、１３……
補正制御回路、１４……Ｄ−Ａ変換回路、１５…
…クロツク再生回路、１６……ローパスフイルタ
回路。
Claims (1)
- １ アナログ信号をＭビツトのデイジタル信号に
変換し、Ｍビツトのデイジタル信号をａ個のブロ
ツクに分割し、各ブロツクについてパリテイビツ
トを１ビツト付加し、（Ｍ＋ａ）ビツトのデイジ
タル信号とし、各ブロツクごとにビツトを記録媒
体上でこの記録媒体の進行方向と交わる方向に並
べて記録し、再生時には各ビツトのドロツプアウ
ト検出と、各ブロツクのパリテイチエツクを行
い、ブロツク内のドロツプアウト検出が一個でか
つパリテイチエツクで誤りを検出すれば前記ドロ
ツプアウトが検出されたビツトのデータを反転す
ることによるブロツク内の１ビツト誤り訂正を行
ない、いずれかのブロツク内のドロツプアウト検
出が複数個の場合は（Ｍ＋ａ）ビツトのデイジタ
ル信号に誤りが含まれたとし、再生デイジタル信
号をその誤りを生じる前の再生信号より作成した
補正信号に置換えることを特徴とする信号誤り検
出訂正方式。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16057876A JPS5381223A (en) | 1976-12-27 | 1976-12-27 | Signal error detecting and correcting system |
| US05/823,705 US4146099A (en) | 1976-08-17 | 1977-08-11 | Signal recording method and apparatus |
| GB34031/77A GB1586093A (en) | 1976-08-17 | 1977-08-12 | Signal recording and reproducing method and apparatus |
| DE2736904A DE2736904C2 (de) | 1976-08-17 | 1977-08-16 | Verfahren und Vorrichtung zum Aufzeichnen und Wiedergeben von Signalen mit Korrektur bei der Wiedergabe |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16057876A JPS5381223A (en) | 1976-12-27 | 1976-12-27 | Signal error detecting and correcting system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5381223A JPS5381223A (en) | 1978-07-18 |
| JPS6142336B2 true JPS6142336B2 (ja) | 1986-09-20 |
Family
ID=15717981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16057876A Granted JPS5381223A (en) | 1976-08-17 | 1976-12-27 | Signal error detecting and correcting system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5381223A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6382841A (ja) * | 1986-09-19 | 1988-04-13 | エー アンド エム クザン エタブリスマン クザン フレール ソシエテ ア レスポンサビリテ リミテ | 湾曲摺動部材 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6052737U (ja) * | 1983-09-20 | 1985-04-13 | 株式会社ケンウッド | Ｂｃｈ単一誤り訂正・二重誤り検出符号復号化回路 |
-
1976
- 1976-12-27 JP JP16057876A patent/JPS5381223A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6382841A (ja) * | 1986-09-19 | 1988-04-13 | エー アンド エム クザン エタブリスマン クザン フレール ソシエテ ア レスポンサビリテ リミテ | 湾曲摺動部材 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5381223A (en) | 1978-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4146099A (en) | Signal recording method and apparatus | |
| US4211997A (en) | Method and apparatus employing an improved format for recording and reproducing digital audio | |
| US4145683A (en) | Single track audio-digital recorder and circuit for use therein having error correction | |
| US4124778A (en) | Digital frame synchronizing circuit | |
| CA1318004C (en) | Single track orthogonal error correction system | |
| JPH0697542B2 (ja) | インタ−リ−ブ回路 | |
| GB2071371A (en) | Digital data processing | |
| JPS6342888B2 (ja) | ||
| US4254500A (en) | Single track digital recorder and circuit for use therein having error correction | |
| US4488278A (en) | Coding system for digital audio disc record | |
| US4292684A (en) | Format for digital tape recorder | |
| US3979721A (en) | Pulse code modulation recording and reproducing apparatus | |
| JPH0583986B2 (ja) | ||
| JPS6142336B2 (ja) | ||
| US5042037A (en) | Digital data modulation circuit having a DC component suppression function | |
| GB2111731A (en) | Disc players | |
| GB2100034A (en) | Method for recording digital signals on multiple tracks of a recording tape | |
| JPS58168346A (ja) | エラ−訂正符号化方法 | |
| JPS6034182B2 (ja) | 信号誤り検出訂正方式 | |
| JPS6117060B2 (ja) | ||
| KR830000671B1 (ko) | 오차교정회로를 내재한 단일트랙 디지탈 녹음기 | |
| CA1113602A (en) | Single track audio-digital recorder and circuit for use therein having error correction | |
| JPS62271535A (ja) | デジタル信号処理方法 | |
| JP2505008B2 (ja) | オ―ディオデ―タ処理装置 | |
| SU1137540A2 (ru) | Запоминающее устройство с коррекцией однократных ошибок |