JPS614247A - 複数層導電体層の形成方法 - Google Patents
複数層導電体層の形成方法Info
- Publication number
- JPS614247A JPS614247A JP12685484A JP12685484A JPS614247A JP S614247 A JPS614247 A JP S614247A JP 12685484 A JP12685484 A JP 12685484A JP 12685484 A JP12685484 A JP 12685484A JP S614247 A JPS614247 A JP S614247A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor layer
- conductive
- forming
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
−の発明は半導体装置などにおいて複数層構造の導体層
、特に各層間に電気的接続を、有する複数層導電体層の
製造方法に関するものである。
、特に各層間に電気的接続を、有する複数層導電体層の
製造方法に関するものである。
第１図Ａ−Ｃ１１，従来の複数層導電体層の゛形成方法
の一例の主要段階、における状態を示す断面図で、れ第
２の下層導電体層を構成する多結晶シリコン層、（４）
は層間絶縁層を構成する酸化シリコン（ＳｉＯ＋）ｌＩ
ｉで、この５ｔ（ｈ膜（４）上にこれを貫通して“Ｓｔ
基体（１）および多結晶シリコン層（３）に電気的に接
、続された上層導電体層を形成する場合を例にとって説
明するＯ まず、第１図Ａに示すように、５ｉ０２層（４）の上に
感光性樹脂層（５）を塗布形成し、これに所要のマスク
を介して露光を施し現像してコンタクトホール形成用開
孔（６） 、 （７）を形成する。次に、この感光性樹
脂層（５）をマスクとしてｓｉｏ、層（４）にエツチン
グを施し、第１図Ｂに示すように上記開孔（６）および
（７）にそれぞれ対応してコンタクトホール（８）およ
び（９）を形成し、その底面にそれぞれ多結晶８１層（
３）およびＳｉ基板（１）を露出させ、その後に感光性
有脂層（５）を除去する。つづいて、第１図ＣＫ示すよ
うに、全上面にアルミニウム（Ｍ）をスパッタ法などで
デポジションして、各コンタクトホール（８）およヒ（
９）を介してそれぞれ多結晶Ｓｉ層（３）およびＳｉ基
板（１）に接続された上層導電体層を構成するＭ導体層
ＱＱを形成する。
の一例の主要段階、における状態を示す断面図で、れ第
２の下層導電体層を構成する多結晶シリコン層、（４）
は層間絶縁層を構成する酸化シリコン（ＳｉＯ＋）ｌＩ
ｉで、この５ｔ（ｈ膜（４）上にこれを貫通して“Ｓｔ
基体（１）および多結晶シリコン層（３）に電気的に接
、続された上層導電体層を形成する場合を例にとって説
明するＯ まず、第１図Ａに示すように、５ｉ０２層（４）の上に
感光性樹脂層（５）を塗布形成し、これに所要のマスク
を介して露光を施し現像してコンタクトホール形成用開
孔（６） 、 （７）を形成する。次に、この感光性樹
脂層（５）をマスクとしてｓｉｏ、層（４）にエツチン
グを施し、第１図Ｂに示すように上記開孔（６）および
（７）にそれぞれ対応してコンタクトホール（８）およ
び（９）を形成し、その底面にそれぞれ多結晶８１層（
３）およびＳｉ基板（１）を露出させ、その後に感光性
有脂層（５）を除去する。つづいて、第１図ＣＫ示すよ
うに、全上面にアルミニウム（Ｍ）をスパッタ法などで
デポジションして、各コンタクトホール（８）およヒ（
９）を介してそれぞれ多結晶Ｓｉ層（３）およびＳｉ基
板（１）に接続された上層導電体層を構成するＭ導体層
ＱＱを形成する。
仁の従来の方法はコンタクトホールサイズが２μｍ程度
以上のときは特に問題なかったが、半導体集積回路の集
積度の向上に伴って、第２図に示す例におけるコンタク
トホール（８ａ） 、 （９ａ）のようにホール（８ａ
） 、 （９ａ）の内壁に沿って十分な厚さをもって多
結晶Ｓｔ層（３）および８１基板（１）に到達させ十分
−ｆ、＊□□５カ８．アあつぇ。
以上のときは特に問題なかったが、半導体集積回路の集
積度の向上に伴って、第２図に示す例におけるコンタク
トホール（８ａ） 、 （９ａ）のようにホール（８ａ
） 、 （９ａ）の内壁に沿って十分な厚さをもって多
結晶Ｓｔ層（３）および８１基板（１）に到達させ十分
−ｆ、＊□□５カ８．アあつぇ。
この発明は以上の点を解決するためになされたもので、
コンタクトボール形成後、導電性物質を８ｍ溶剤に溶か
したもので、コンタクトホールを埋め、熱処理して下層
導電体層との接触性を高めるとともに低抵抗化を施した
後に、上層導電体層をデポジションすることによって、
歓細なコンタクトホールであっても、下層、上層導電体
ｒａ間の接続の確実な複数層導電体層が寿られる方法を
提供するものである。
コンタクトボール形成後、導電性物質を８ｍ溶剤に溶か
したもので、コンタクトホールを埋め、熱処理して下層
導電体層との接触性を高めるとともに低抵抗化を施した
後に、上層導電体層をデポジションすることによって、
歓細なコンタクトホールであっても、下層、上層導電体
ｒａ間の接続の確実な複数層導電体層が寿られる方法を
提供するものである。
＠３図Ａ−Ｄはこの発明の一実施例方法の主要段階にお
ける状態を示す断面図で、従来例と同一符号は同等部分
を示す。第３図Ａは従来例の第１て１ 図Ｂに相当する段Ｖ￥ｔ４−１この段階までは従来例と
同様であるから、説明を省略する。この実施例の場合に
は、コンタクトホール（８ａ） 、 ’（９ａ）は第２
図の場合と同様サイズが小さいものとする。次に、第３
図Ｂに示すように、導電性物質（例えば導電性有機金属
）を有機溶媒に溶かしたものを回転塗布する。この有機
金属を有機溶媒に溶かしたものは段差被覆性が悪い。そ
の後に１００〜３００℃の比較的低温で熱処理して溶媒
を除去して、コンタクトホール（＆） 、 （９ａ）
を有機金属（１１）で埋める。次に、第３図Ｃに矢印で
示すようにアルゴン（Ａｒ）ガスなどによるスパッタエ
ツチングを施して５ｉＣｈ層（４）上表面の有機金属（
ロ）を除去する。そして、更に熱処理を施して有機金属
α力の重合化を進め安定化さ′せるとともに、多結晶Ｓ
ｔ層（３）およびＳｉ基板（１）との接触性を高める。
ける状態を示す断面図で、従来例と同一符号は同等部分
を示す。第３図Ａは従来例の第１て１ 図Ｂに相当する段Ｖ￥ｔ４−１この段階までは従来例と
同様であるから、説明を省略する。この実施例の場合に
は、コンタクトホール（８ａ） 、 ’（９ａ）は第２
図の場合と同様サイズが小さいものとする。次に、第３
図Ｂに示すように、導電性物質（例えば導電性有機金属
）を有機溶媒に溶かしたものを回転塗布する。この有機
金属を有機溶媒に溶かしたものは段差被覆性が悪い。そ
の後に１００〜３００℃の比較的低温で熱処理して溶媒
を除去して、コンタクトホール（＆） 、 （９ａ）
を有機金属（１１）で埋める。次に、第３図Ｃに矢印で
示すようにアルゴン（Ａｒ）ガスなどによるスパッタエ
ツチングを施して５ｉＣｈ層（４）上表面の有機金属（
ロ）を除去する。そして、更に熱処理を施して有機金属
α力の重合化を進め安定化さ′せるとともに、多結晶Ｓ
ｔ層（３）およびＳｉ基板（１）との接触性を高める。
次に、第３図りに示すように、コンタクトホール（８ａ
） ＋ （９ａ）の中の有機金属Ｑυの上および、Ｓｉ
Ｏ２層（４）の上にわたってＭをデポジションして有機
金属（ロ）を介して多結晶Ｓｔ層（３）およびＳｉ基板
（１）に接続されたＭ導体層を形成する。
） ＋ （９ａ）の中の有機金属Ｑυの上および、Ｓｉ
Ｏ２層（４）の上にわたってＭをデポジションして有機
金属（ロ）を介して多結晶Ｓｔ層（３）およびＳｉ基板
（１）に接続されたＭ導体層を形成する。
なお、上記実施例では上層導体層がＭ導体層、下層導体
層が多結晶８１層および８１基板である場合を示したが
、これに限らず、例えば２つのＭ導体層相互間など、そ
の他の場合にもこの発明の方法は適用できる。更に、上
記実施例では導電性塗布材として導電性有機金属を用い
たが、回転塗布可能な他の導電性物質、例えばポリアセ
チレン（（ＣＨ）ｘ） 、 １．６−へゲタジイン及び
これにヨウ素（Ｉ２）をドープしたものや、ＣＭ（Ｐｃ
）Ｏｗｎ （但し、Ｍ＝Ｓｉ 、 Ｇｏ ｔ−たはＳ
ｎ ）にＩ２をドープしたものなどの導電性ポリマーを
用いてもよい。
層が多結晶８１層および８１基板である場合を示したが
、これに限らず、例えば２つのＭ導体層相互間など、そ
の他の場合にもこの発明の方法は適用できる。更に、上
記実施例では導電性塗布材として導電性有機金属を用い
たが、回転塗布可能な他の導電性物質、例えばポリアセ
チレン（（ＣＨ）ｘ） 、 １．６−へゲタジイン及び
これにヨウ素（Ｉ２）をドープしたものや、ＣＭ（Ｐｃ
）Ｏｗｎ （但し、Ｍ＝Ｓｉ 、 Ｇｏ ｔ−たはＳ
ｎ ）にＩ２をドープしたものなどの導電性ポリマーを
用いてもよい。
以上説明したように、この発明では微細なコンタクトホ
ールを容易に十分に埋めることが可能な導電性物質を有
機溶媒に溶かしたものを用いたのテ、簡便なプロセスで
微細なコンタクトホールを介して各層間の信頼度の高い
接続がなされた複数層導電体層が得られる。
ールを容易に十分に埋めることが可能な導電性物質を有
機溶媒に溶かしたものを用いたのテ、簡便なプロセスで
微細なコンタクトホールを介して各層間の信頼度の高い
接続がなされた複数層導電体層が得られる。
第１図Ａ−Ｃは従来の複数層導電体層の形成方法の一例
の主要段階における状態を示す断面図、第２図は従来方
法の問題点を説明するための断面図、第３図Ａ−Ｄｐこ
の発明の一実施例方法の主要段階における状態を示す断
面図である。 図において、（１）は下層導電体層（Ｓｔ基体）、（３
）は下層導電体層（多結晶Ｓｔ層） 、（４）は層間絶
縁層（ＳｉＯｘ層）、（８ａ）、（９ａ）は３７タクト
ホール、αＯｂ）第１図 ！ 第３図 δユ
の主要段階における状態を示す断面図、第２図は従来方
法の問題点を説明するための断面図、第３図Ａ−Ｄｐこ
の発明の一実施例方法の主要段階における状態を示す断
面図である。 図において、（１）は下層導電体層（Ｓｔ基体）、（３
）は下層導電体層（多結晶Ｓｔ層） 、（４）は層間絶
縁層（ＳｉＯｘ層）、（８ａ）、（９ａ）は３７タクト
ホール、αＯｂ）第１図 ！ 第３図 δユ
Claims (2)
- （１）下層導電体層の上に層間絶縁層を形成する工程、
この層間絶縁層の表面から上記下層導電体層に達するコ
ンタクトホールを形成する工程、導電性物質を有機溶媒
中に溶かした溶液を塗布して上記コンタクトホールを上
記溶液で埋めた後に熱処理を施して上記有機溶媒を蒸発
させ上記塗布された導電性物質自体の抵抗及び上記下層
導電体層との接触抵抗を低下させる工程、及び上記層間
絶縁層の上表面および上記コンタクトホール内の上記導
電性物質の上表面にわたつて上層導電体層を形成する工
程を備えた複数層導電体層の形成方法。 - （２）導電性物質に導電性有機金属を用いることを特徴
とする特許請求の範囲第１項記載の複数層導電体層の形
成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12685484A JPS614247A (ja) | 1984-06-18 | 1984-06-18 | 複数層導電体層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12685484A JPS614247A (ja) | 1984-06-18 | 1984-06-18 | 複数層導電体層の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS614247A true JPS614247A (ja) | 1986-01-10 |
Family
ID=14945489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12685484A Pending JPS614247A (ja) | 1984-06-18 | 1984-06-18 | 複数層導電体層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS614247A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5126482A (ja) * | 1974-08-30 | 1976-03-04 | Hitachi Ltd | |
| JPS56137656A (en) * | 1980-03-31 | 1981-10-27 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Multilayer wiring structure and its manufacture |
-
1984
- 1984-06-18 JP JP12685484A patent/JPS614247A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5126482A (ja) * | 1974-08-30 | 1976-03-04 | Hitachi Ltd | |
| JPS56137656A (en) * | 1980-03-31 | 1981-10-27 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Multilayer wiring structure and its manufacture |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3801880A (en) | Multilayer interconnected structure for semiconductor integrated circuit and process for manufacturing the same | |
| US4920639A (en) | Method of making a multilevel electrical airbridge interconnect | |
| US3508325A (en) | Method of making insulation structures for crossover leads in integrated circuitry | |
| JPH01185947A (ja) | 半導体装置製造方法 | |
| JPS614247A (ja) | 複数層導電体層の形成方法 | |
| JP2849286B2 (ja) | 半導体装置の製造方法 | |
| US3619733A (en) | Semiconductor device with multilevel metalization and method of making the same | |
| JPS5849026B2 (ja) | 多層配線の製法 | |
| JPH02142162A (ja) | 半導体装置およびその製造方法 | |
| JP3415563B2 (ja) | 半導体装置の製造方法 | |
| KR100237016B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| JPH09306991A (ja) | 配線基板の製造方法 | |
| JP3328430B2 (ja) | 半導体素子の多層配線形成方法 | |
| JPH11274296A (ja) | 多層配線構造及びその形成方法 | |
| JP2993044B2 (ja) | 半導体装置の製造方法 | |
| KR100216730B1 (ko) | 반도체 금속막 식각공정 | |
| JPS6134956A (ja) | 配線層の形成方法 | |
| KR960008559B1 (ko) | 반도체 소자의 미세 콘택홀 형성방법 | |
| JPH077765B2 (ja) | 半導体装置の製造方法 | |
| JP3295172B2 (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| JPH05198689A (ja) | 半導体装置及びその製造方法 | |
| KR930014802A (ko) | 상, 하부 도전층 사이의 층간절연층 제조방법 | |
| JPS6195553A (ja) | 半導体集積回路の多層配線構造体及びその製造方法 | |
| JPS61256742A (ja) | 多層配線構造体及びその製造方法 | |
| JPH0629407A (ja) | 半導体装置の製造方法 |