JPS6143473A - 熱電子放射型静電誘導サイリスタ - Google Patents
熱電子放射型静電誘導サイリスタInfo
- Publication number
- JPS6143473A JPS6143473A JP59164823A JP16482384A JPS6143473A JP S6143473 A JPS6143473 A JP S6143473A JP 59164823 A JP59164823 A JP 59164823A JP 16482384 A JP16482384 A JP 16482384A JP S6143473 A JPS6143473 A JP S6143473A
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate
- channel
- cathode
- electrostatic induction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
- H10D18/60—Gate-turn-off devices
- H10D18/65—Gate-turn-off devices with turn-off by field effect
- H10D18/655—Gate-turn-off devices with turn-off by field effect produced by insulated gate structures
Landscapes
- Thyristors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、半導体デバイスの微細化、高速化の極限にあ
る熱電子放射を利用した静電誘導サイリスタに関する。
る熱電子放射を利用した静電誘導サイリスタに関する。
［先行技術とその問題点］
静電誘導サイリスタは従来のｐｎｐｎ四層稙造サイリス
タ、その改良型であるゲートタンオフ（ＧＴＯ）サイリ
スタにくらべると、ゲート低抗が小さく、電位の制御が
空乏層の静電容量を通して行なわれることで高速になり
、導通時にはｐｉｎダイオードの様に、順方向電圧降下
が極めて小さいという優れた特徴を有していた。しかし
、従来の静電誘導サイリスクはアノード・カソード間、
特にカソード・ゲート間の寸法が比較的大きなＪＭＴ
造となっていたため、キャリアが結晶格子の散乱を受け
、上限周波数が制限され、高速な素子が得ら九ない問題
点があった。
タ、その改良型であるゲートタンオフ（ＧＴＯ）サイリ
スタにくらべると、ゲート低抗が小さく、電位の制御が
空乏層の静電容量を通して行なわれることで高速になり
、導通時にはｐｉｎダイオードの様に、順方向電圧降下
が極めて小さいという優れた特徴を有していた。しかし
、従来の静電誘導サイリスクはアノード・カソード間、
特にカソード・ゲート間の寸法が比較的大きなＪＭＴ
造となっていたため、キャリアが結晶格子の散乱を受け
、上限周波数が制限され、高速な素子が得ら九ない問題
点があった。
［発明の目的コ
本発明は上記従来の問題点をＭ消し、キャリアが結晶格
子の散乱を受けずに、熱電子速度で動くことのできるＳ
電子放射型静電誘導サイリスタを提供することを目的と
する。
子の散乱を受けずに、熱電子速度で動くことのできるＳ
電子放射型静電誘導サイリスタを提供することを目的と
する。
ＣＢ明の概要コ
このため、本発明はゲートをチャンネルよりも禁ｒｃｑ
ｉ巾の大きい半導体で構成すると共に、カソード・ゲ
ート間の寸法をキャリアの平均自由行程以下にして、熱
電子放射が行なわれる様にしたことを特徴としている。
ｉ巾の大きい半導体で構成すると共に、カソード・ゲ
ート間の寸法をキャリアの平均自由行程以下にして、熱
電子放射が行なわれる様にしたことを特徴としている。
即ち、静電誘導サイリスタの高速化を図るため。
寸法を小さくしてゆくと１、カソード全面の電位の山を
越えたものは全てアノード側に、走ると考えた時に、キ
ャリアの平匈自山行程に近くなり、キャリアは殆んど、
格子散乱を受けずに、非常に高速で走行するようになる
。
越えたものは全てアノード側に、走ると考えた時に、キ
ャリアの平匈自山行程に近くなり、キャリアは殆んど、
格子散乱を受けずに、非常に高速で走行するようになる
。
従って、 ＧａＡｓを用いた場合で、電位障壁の幅Ｗｇ
を０．１μｍとしたときに、遮断周波数はほぼ、７８０
Ｇｉｚ（ｆｃ＝ ｋＴ／２πｍ” ／８．８Ｗｇ）とな
る。
を０．１μｍとしたときに、遮断周波数はほぼ、７８０
Ｇｉｚ（ｆｃ＝ ｋＴ／２πｍ” ／８．８Ｗｇ）とな
る。
アノードからの注入も起るために、熱電子放射型の静ｆ
ｆｉ誘導サイリスタの導通時の電圧降下は非常に小さい
ものとなる。以上のことから、カソード、ゲート間寸法
をキャリアの平均自由行程以下にして、静電誘導サイリ
スタを熱電子放射構造とすれば、その動作速度は非常に
早くすることができる。
ｆｉ誘導サイリスタの導通時の電圧降下は非常に小さい
ものとなる。以上のことから、カソード、ゲート間寸法
をキャリアの平均自由行程以下にして、静電誘導サイリ
スタを熱電子放射構造とすれば、その動作速度は非常に
早くすることができる。
［発明の実施例コ
以下、その実施例を化合物半導体として、ＧａＡｓを使
用した場合を例にとり図面を参照して説明する。
用した場合を例にとり図面を参照して説明する。
第１図（ａ）は本発明の一実施例に係わる熱電子放射型
静電誘導サイリスタの断面図を示したものである。
静電誘導サイリスタの断面図を示したものである。
図において、１はρ＋のＧａＡｓ基板でアノードとなる
領域、２はチャンネルｎ一層、３はチャンネル２に接し
て設けられたｎ＋で、カソードとなる領域、４はＧａ
＋−ｘＡｌｘＡｓで、形成されるゲートとなる領域で、
断面図のみを示しているが、相互に網目状あるいは線状
になっていて、端部が一譜になって。
領域、２はチャンネルｎ一層、３はチャンネル２に接し
て設けられたｎ＋で、カソードとなる領域、４はＧａ
＋−ｘＡｌｘＡｓで、形成されるゲートとなる領域で、
断面図のみを示しているが、相互に網目状あるいは線状
になっていて、端部が一譜になって。
電極となるべき領域は表面に露出しているもの、５はア
ノード電極、６はカソード電極、７は前記ゲート４のう
ち１表面に形成された部分の電極である。
ノード電極、６はカソード電極、７は前記ゲート４のう
ち１表面に形成された部分の電極である。
この構成から判るように、ＧａＡｓのように良好な絶縁
膜が得ら、１ｔない化合物半導体においては、ゲートを
ＧａＡｓよりも、禁制帯幅の大きい、例えば。
膜が得ら、１ｔない化合物半導体においては、ゲートを
ＧａＡｓよりも、禁制帯幅の大きい、例えば。
Ｇａ １− ＸＡｌＸＡ３のような混晶で形成すること
によってゲートを絶縁ゲー］−類以とすることができる
。
によってゲートを絶縁ゲー］−類以とすることができる
。
図の植成で、ゲート領域４の間を通り、カソード３とア
ノードｌの間にできるチャンネル２中、カソード３より
真のゲート４までの距離が電子の自由行程よりも小さく
することにより、熱電子放射型静電誘導サイリスタ構造
が得られる。
ノードｌの間にできるチャンネル２中、カソード３より
真のゲート４までの距離が電子の自由行程よりも小さく
することにより、熱電子放射型静電誘導サイリスタ構造
が得られる。
このとき、ゲート領域の間隔と厚み、チャンネル領域の
不純物密度の大きさを変化させることによって、ノーマ
リオンとノマリオフ型の動作とすることができる。ゲー
ト領域となるＧａ （−ＸＡＩＸのＸの値は例えば０．
３とする。不純物密度はアンドープとすることができる
。
不純物密度の大きさを変化させることによって、ノーマ
リオンとノマリオフ型の動作とすることができる。ゲー
ト領域となるＧａ （−ＸＡＩＸのＸの値は例えば０．
３とする。不純物密度はアンドープとすることができる
。
第１図（ｂ）は、カソードからアノードまでのゲート領
域の間のチャンネルの電位分布を示したものである。
域の間のチャンネルの電位分布を示したものである。
ところで、上記実施例では、ゲー１−・カンード間容量
（Ｃｇｋ）及びゲート・アノード間容量（Ｃｇａ）が大
きくなりやすいという問題があるに れを解決したのが、第２図に示す実施例で。
（Ｃｇｋ）及びゲート・アノード間容量（Ｃｇａ）が大
きくなりやすいという問題があるに れを解決したのが、第２図に示す実施例で。
この実施例によれば、 Ｃｇｋを極めて、小さくできる
。
。
第１図（ａ）と同一符号は同−又は相当部分を示す。
この実施例においては、ゲート４とカソード３が同−主
表面上にあるので、ゲート電極７の取り出しが容易とな
り、また、 Ｃｇｋとゲート抵抗ｒｇが減少し、より高
速な動作が得られる。
表面上にあるので、ゲート電極７の取り出しが容易とな
り、また、 Ｃｇｋとゲート抵抗ｒｇが減少し、より高
速な動作が得られる。
第３図は本発明の別の実施例であり、 Ｃｇａを減少さ
せるべく、絶縁物８を設けたものである。絶縁物として
は５ｉ０２．Ｓｉ３Ｎ４膜、又はポリイミド樹脂等がよ
い、 ＧａＡｓの誘電率１１に対して、Ｓｉ３Ｎ４は５
．５、ＳｉＯ２は３．８、ポリイミドは３．２程度であ
るので、 Ｃｇｄは絶縁物でな（、ＧａＡｓが存在する
場合に比べ、半分以下になる。
せるべく、絶縁物８を設けたものである。絶縁物として
は５ｉ０２．Ｓｉ３Ｎ４膜、又はポリイミド樹脂等がよ
い、 ＧａＡｓの誘電率１１に対して、Ｓｉ３Ｎ４は５
．５、ＳｉＯ２は３．８、ポリイミドは３．２程度であ
るので、 Ｃｇｄは絶縁物でな（、ＧａＡｓが存在する
場合に比べ、半分以下になる。
第４図はチャンネルを９層９とした実施例で、ゲート領
域４とチャンネルのｐ層が反転状態となり。
域４とチャンネルのｐ層が反転状態となり。
ｐ層のゲート領域４と接触している領域が１層になると
、カソードより電子がチャンネルへ注入され動作するよ
うになる。
、カソードより電子がチャンネルへ注入され動作するよ
うになる。
ソースよりアノードまで長さは例えば、０．１μｍ（１
０００Ａ ）と言うような値に制御することは可能だが
、ゲート間隔は凡そ、デバイ長を目安として決定する必
要がある。デバイ長λＤは下式（１）で、与えられる。
０００Ａ ）と言うような値に制御することは可能だが
、ゲート間隔は凡そ、デバイ長を目安として決定する必
要がある。デバイ長λＤは下式（１）で、与えられる。
ここで、ｎはチャンネルの不純物密度、ｑは単位電荷、
Ｅは誘電率である。ｎが１０ｃｍ１” ｃｒｍ −’の
ときに３．９５μｉ＋、 １０” ｃｍ−”のときに０
．４ μｍ、１０１０１ｓａ’のときには０．０４μｍ
位となる。おおまかに言って、ゲート領域は２λＤ以下
にする必要がある。縦方向（カソード・アノード間）の
寸法制御にくらべ、横方向の寸法制御はフォトリソグラ
フィの精度で決定され、ゲート間隔が小さいと。
Ｅは誘電率である。ｎが１０ｃｍ１” ｃｒｍ −’の
ときに３．９５μｉ＋、 １０” ｃｍ−”のときに０
．４ μｍ、１０１０１ｓａ’のときには０．０４μｍ
位となる。おおまかに言って、ゲート領域は２λＤ以下
にする必要がある。縦方向（カソード・アノード間）の
寸法制御にくらべ、横方向の寸法制御はフォトリソグラ
フィの精度で決定され、ゲート間隔が小さいと。
製造が困難になる。
第５図は、カソード６からの電子を効率よくゲー１へ領
域に制限するために、第４図実施例のｐチヤンネル中に
ｐ型の高不純物密度領域１０を形成した実施した例であ
る。埋込領域１０はカソード側の電子に対し、１層位障
壁が高いの７１世子はチャンネルの埋込領域の両側を通
るようになる。実際に動作する部分がグー１〜領域の形
成しているｐチャンネルの側面部分となるため、カソー
ド領域３とカソード電極６は１例えば、０．５μＩ１１
位としても良いことになり、製作は容易になる６ 第６図は本発明の別の実施例であって、ｐ領域をカソー
ド領域３に接し、残りの部分はｎ領域とした構造である
。第７図はｐ領域をチャンネルのカソード近くに挿入し
た構造であり、Ｃｇｋを小さくシ。
域に制限するために、第４図実施例のｐチヤンネル中に
ｐ型の高不純物密度領域１０を形成した実施した例であ
る。埋込領域１０はカソード側の電子に対し、１層位障
壁が高いの７１世子はチャンネルの埋込領域の両側を通
るようになる。実際に動作する部分がグー１〜領域の形
成しているｐチャンネルの側面部分となるため、カソー
ド領域３とカソード電極６は１例えば、０．５μＩ１１
位としても良いことになり、製作は容易になる６ 第６図は本発明の別の実施例であって、ｐ領域をカソー
ド領域３に接し、残りの部分はｎ領域とした構造である
。第７図はｐ領域をチャンネルのカソード近くに挿入し
た構造であり、Ｃｇｋを小さくシ。
グー１−領域を小さく形成できる実施例である。
以上、説明してきた実施例において明らかなように、カ
ソードより真のゲー１−までの距離は熱電子放射が効率
よく起るように、平均自由行程以下にすればよい。ゲー
ト領域のＧａ ｓ −ｘＡｌｘＡｓは。
ソードより真のゲー１−までの距離は熱電子放射が効率
よく起るように、平均自由行程以下にすればよい。ゲー
ト領域のＧａ ｓ −ｘＡｌｘＡｓは。
ＧａＡｓの間の表面準位をできるだけ減少させる必要が
あり、 ＧａＡｓとの間で格子定数が合うように。
あり、 ＧａＡｓとの間で格子定数が合うように。
Ｇａ ｓ −ｘＡｌｘＡｓ ＋ −ｙＰｙのようにして
小量のＰ（リン）を添加した混晶が望ましい。この場合
、ｘ＝０．３の時に、ｙ＝ｏ、ｏｔ程度とすればよい。
小量のＰ（リン）を添加した混晶が望ましい。この場合
、ｘ＝０．３の時に、ｙ＝ｏ、ｏｔ程度とすればよい。
平均自由行程以内であれば、次式でおよその目安が与え
られる。
られる。
Ｗｄｇ’二ｖ ／ ２πｆ
ここでＶは電子の速度、ｆは動作周波数である。
電子の速度が１ＸＩＯ’ ｃｍ／ｓｅｃの時、１００Ｇ
）Ｉｚ、 ３００ＧＩｌｚ、５００Ｇｌ（ｚ、 ７００
ＧＩｌｚ、 １０００ＧＩＩｚ（ＩＴｌｌｚ）でのＷｄ
ｇ’はそれぞれ、１６００人、 １１００人、９５０λ
、２２７人。
）Ｉｚ、 ３００ＧＩｌｚ、５００Ｇｌ（ｚ、 ７００
ＧＩｌｚ、 １０００ＧＩＩｚ（ＩＴｌｌｚ）でのＷｄ
ｇ’はそれぞれ、１６００人、 １１００人、９５０λ
、２２７人。
１６０人程度となる。ＧａＡｓの場合には、熱電子放射
動作では、電子速度はＬ Ｘ １０７ｃｍ／ｓｅｅより
大きいことが予想され、 Ｗｄｇ’は前記の計算値より
更に大さくなることは、在来の飽和速度で走行するサイ
リスタよりも、素子製作上、より作り易いという利点が
得られる。
動作では、電子速度はＬ Ｘ １０７ｃｍ／ｓｅｅより
大きいことが予想され、 Ｗｄｇ’は前記の計算値より
更に大さくなることは、在来の飽和速度で走行するサイ
リスタよりも、素子製作上、より作り易いという利点が
得られる。
チャンネルの不純物密度はｉＮＪから１０１７ｃａｎ
−’程度とし、カソード、アノード領域はキャリア注入
の為、ＩＸＬＯ”〜ｌＸｌ０” ’ ｃｍ−’ とすれ
ばよい。
−’程度とし、カソード、アノード領域はキャリア注入
の為、ＩＸＬＯ”〜ｌＸｌ０” ’ ｃｍ−’ とすれ
ばよい。
カソードの電極材料としては、Ａｕ −Ｇｅ、＾ｕ−Ｇ
ｅ−Ｎｉ、＾ｕ−５ｅ、Δｕ−Ｔａ等のｎ ” ＧａＡ
ｓに対して、接触抵抗がＩ Ｘ １０− ’ Ωｃｍ”
以下となるものがよく、又、アノード電極としては、Ａ
ｕ −Ｚｎ、Δｇ −Ｚｎ。
ｅ−Ｎｉ、＾ｕ−５ｅ、Δｕ−Ｔａ等のｎ ” ＧａＡ
ｓに対して、接触抵抗がＩ Ｘ １０− ’ Ωｃｍ”
以下となるものがよく、又、アノード電極としては、Ａ
ｕ −Ｚｎ、Δｇ −Ｚｎ。
Ｃｒ −Ａｕ等の合金がよい。ゲート領域のＧａ ＋
−ｘＡｌｘＡｓ電極材料としては、前記カソード・アノ
ード用の電極材料の外に、 Ｔｉ、 ＰＬ、、Ｗ、 Ｍ
ｏ、 Ｃｒ、ｌｌｆ、 ＮｉのＧａ ＋ −ｘＡｌｘＡ
ｓに対し、抵抗性接触を形成しない高融点重金属材料を
使用すのがよいといえる。
−ｘＡｌｘＡｓ電極材料としては、前記カソード・アノ
ード用の電極材料の外に、 Ｔｉ、 ＰＬ、、Ｗ、 Ｍ
ｏ、 Ｃｒ、ｌｌｆ、 ＮｉのＧａ ＋ −ｘＡｌｘＡ
ｓに対し、抵抗性接触を形成しない高融点重金属材料を
使用すのがよいといえる。
素子の製作についての、チャンネル領域、カソード及び
アノード領域は本発明時の発明による分子層エピタキシ
ャル成長法、光分：Ｐ層エピタキシャル成長法、及び、
気相成長、 ＭＯＣＶＤ法、 ＭＩＩＩＥ法、イオン注
入法が使用可能である。カソード・アノード及びゲート
の電極の形成には真空蒸着（抵抗加熱、電子ビー１１加
熱、スパッタ法）、プラズマエツチング、フォ１−エツ
チング、フォトリソグラフィ等の組合せにより形成され
る。
アノード領域は本発明時の発明による分子層エピタキシ
ャル成長法、光分：Ｐ層エピタキシャル成長法、及び、
気相成長、 ＭＯＣＶＤ法、 ＭＩＩＩＥ法、イオン注
入法が使用可能である。カソード・アノード及びゲート
の電極の形成には真空蒸着（抵抗加熱、電子ビー１１加
熱、スパッタ法）、プラズマエツチング、フォ１−エツ
チング、フォトリソグラフィ等の組合せにより形成され
る。
また、半導体材料は、 ＧａＡｓに限らずＩｎｐ、 Ｉ
ｎＡＳ。
ｎＡＳ。
ＩＩ−ＶＩ族半導体、その他の混晶の半導体でもよい。
ゲート領域にはＩｎ ＋ −ｘＧａｘＰ、 Ｉｎ ＋
−ｘＧａｘＡｓでもよいのはいうまでもない。
−ｘＧａｘＡｓでもよいのはいうまでもない。
［発明の効果コ
以上の様に、本発明によれば、従来のサイリスタでは得
られない高い周波数領域で、効率のよいスイッチイング
機能を有する高速、低損失の熱電子放射型外ｗ１誘導サ
イリスタが得られる。
られない高い周波数領域で、効率のよいスイッチイング
機能を有する高速、低損失の熱電子放射型外ｗ１誘導サ
イリスタが得られる。
第１図〜第７図はそれぞれ本発明の各実施例に係わる熱
電子放射型静電誘導サイリスタの断面図である。 １・・・アノードとなるべきＰ子基板、２，９・・・チ
ャンネル、３・・・カソード領域、４・・・ＧａＡｓよ
りも禁制帯幅の広い半導体で形成されるゲート領域、５
・・・アノード領域、６・・・カソード電極、７・・・
ゲートｉｌ！極、８・・・絶縁物。 代理人 弁理士 紋 １） 誠 ′・第１図 （ｂ） 虫、の丁−卜 ＄２図 第３図
電子放射型静電誘導サイリスタの断面図である。 １・・・アノードとなるべきＰ子基板、２，９・・・チ
ャンネル、３・・・カソード領域、４・・・ＧａＡｓよ
りも禁制帯幅の広い半導体で形成されるゲート領域、５
・・・アノード領域、６・・・カソード電極、７・・・
ゲートｉｌ！極、８・・・絶縁物。 代理人 弁理士 紋 １） 誠 ′・第１図 （ｂ） 虫、の丁−卜 ＄２図 第３図
Claims (8)
- （１）チャンネルとなる半導体領域とこのチャンネルの
両側に接触して形成されるカソード及びアノード領域、
前記チャンネルの一部もしくは全面に接触して、前記チ
ャンネルよりも禁制帯巾の大きい半導体よりなるゲート
領域とを具備し、前記カソード領域から真のゲート領域
までの寸法がキャリアの平均自由行程以下に形成されて
いることを特徴とする熱電子放射型静電誘導サイリスタ
。 - （２）特許請求の範囲第１項記載において、チャンネル
となる半導体がＧａＡｓ、ゲート領域がＧａ＿１−ｘＡ
ｌｘＡｓである熱電子放射型静電誘導サイリスタ。 - （３）特許請求の範囲第１項記載において、ゲート領域
がチャンネル領域の半導体と格子定数補正されてなる熱
電子放射型静電誘導サイリスタ。 - （４）特許請求の範囲第１項又は第３項記載において、
ゲート領域がＧａ＿１−ｘＡｌｘＡｓ＿１−ｙＰｙであ
る熱電子放射型請電誘導サイリスタ。 - （５）特許請求の範囲第１項から第４項までのいずれか
の記載において、チャンネル領域がキャリアの走行する
領域に対して直角方向の寸法が、チャンネル領域の不純
物密度より決まるデバイ長λ＿Ｄに対して、２λ＿Ｄ以
内である熱電子放射型静電誘導サイリスタ。 - （６）特許請求の範囲第１項から第５項までのいずれか
の記載において、ゲート領域に接して設けられるゲート
電極がゲート領域に対して抵抗性接触となる金属材料で
形成された熱電子放射型静電誘導サイリスタ。 - （７）特許請求の範囲第１項から第５項までのいずれか
の記載において、ゲート領域に接して設けられるゲート
電極がゲート領域に対して抵抗性接触とならない金属材
料で形成された熱電子放射型静電誘導サイリスタ。 - （８）特許請求の範囲第１項から第７項までのいずれか
の記載において、チャンネル領域中にカソード領域から
のキャリアに対して他のチャンネル領域よりも電位障壁
の高い半導体領域を含む熱電子放射型静電誘導サイリス
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59164823A JP2589062B2 (ja) | 1984-08-08 | 1984-08-08 | 熱電子放射型静電誘導サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59164823A JP2589062B2 (ja) | 1984-08-08 | 1984-08-08 | 熱電子放射型静電誘導サイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6143473A true JPS6143473A (ja) | 1986-03-03 |
| JP2589062B2 JP2589062B2 (ja) | 1997-03-12 |
Family
ID=15800592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59164823A Expired - Lifetime JP2589062B2 (ja) | 1984-08-08 | 1984-08-08 | 熱電子放射型静電誘導サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2589062B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5719678B2 (ja) | 2011-04-28 | 2015-05-20 | 日本電産コパル株式会社 | カメラ用フォーカルプレンシャッタ |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5676574A (en) * | 1979-11-26 | 1981-06-24 | Semiconductor Res Found | Schottky injection electrode type semiconductor device |
| JPS5713774A (en) * | 1980-06-20 | 1982-01-23 | Ibm | Elastically driven transporting device |
| JPS5751981A (en) * | 1980-09-12 | 1982-03-27 | Toshiba Corp | Pump operation control device |
| JPS5775464A (en) * | 1980-10-28 | 1982-05-12 | Semiconductor Res Found | Semiconductor device controlled by tunnel injection |
-
1984
- 1984-08-08 JP JP59164823A patent/JP2589062B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5676574A (en) * | 1979-11-26 | 1981-06-24 | Semiconductor Res Found | Schottky injection electrode type semiconductor device |
| JPS5713774A (en) * | 1980-06-20 | 1982-01-23 | Ibm | Elastically driven transporting device |
| JPS5751981A (en) * | 1980-09-12 | 1982-03-27 | Toshiba Corp | Pump operation control device |
| JPS5775464A (en) * | 1980-10-28 | 1982-05-12 | Semiconductor Res Found | Semiconductor device controlled by tunnel injection |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2589062B2 (ja) | 1997-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3609477A (en) | Schottky-barrier field-effect transistor | |
| US5640022A (en) | Quantum effect device | |
| US4364072A (en) | Static induction type semiconductor device with multiple doped layers for potential modification | |
| US4933732A (en) | Heterojunction bipolar transistor | |
| US4799090A (en) | Tunnel injection controlling type semiconductor device controlled by static induction effect | |
| US4758868A (en) | Ballistic hetero-junction transistor with transverse two dimensional electron gas layer | |
| US4624004A (en) | Buried channel MESFET with backside source contact | |
| US4601096A (en) | Method for fabricating buried channel field effect transistor for microwave and millimeter frequencies utilizing molecular beam epitaxy | |
| US4935789A (en) | Buried channel FET with lateral growth over amorphous region | |
| GB2252872A (en) | Laser diode and method of manufacture | |
| US3255055A (en) | Semiconductor device | |
| JPS589371A (ja) | トランジスタ | |
| US3804681A (en) | Method for making a schottky-barrier field effect transistor | |
| US4724220A (en) | Method for fabricating buried channel field-effect transistor for microwave and millimeter frequencies | |
| JPS6143473A (ja) | 熱電子放射型静電誘導サイリスタ | |
| EP0321074A2 (en) | Transistor comprising a 2-dimensional charge carrier gas collector | |
| US4829349A (en) | Transistor having voltage-controlled thermionic emission | |
| EP0107039B1 (en) | Resonant transmission semiconductor device and circuit including such a device | |
| US3310685A (en) | Narrow band emitter devices | |
| JPH0614551B2 (ja) | 熱電子放射型静電誘導トランジスタ | |
| US4672423A (en) | Voltage controlled resonant transmission semiconductor device | |
| JP2587722B2 (ja) | トンネル注入型静電誘導トランジスタ | |
| US3518749A (en) | Method of making gunn-effect devices | |
| GB2303246A (en) | Resonant tunneling semiconductor device | |
| EP0033496B1 (en) | Three-terminal semiconductor device |