JPS6144410B2 - - Google Patents
Info
- Publication number
- JPS6144410B2 JPS6144410B2 JP55028184A JP2818480A JPS6144410B2 JP S6144410 B2 JPS6144410 B2 JP S6144410B2 JP 55028184 A JP55028184 A JP 55028184A JP 2818480 A JP2818480 A JP 2818480A JP S6144410 B2 JPS6144410 B2 JP S6144410B2
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- noise
- source
- resistance
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
- H03H11/52—One-port networks simulating negative resistances
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
- H03H11/53—One-port networks simulating resistances; simulating resistance multipliers
Landscapes
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
この発明は単一ポート電気ネツトワークに関し
特に低ノイズ、低温度特性を有した抵抗をシユミ
レートするネツトワークに関する。
特に低ノイズ、低温度特性を有した抵抗をシユミ
レートするネツトワークに関する。
従来抵抗物質内の自由電子の熱じよう乱による
固有のノイズによつて全ての電気抵抗が特徴づけ
られることが知られてきた。なおこの実施例にお
いて使用される“抵抗”という用語は電流を伝搬
できる材料をも含む。もし抵抗又は導体内の信号
電流が熱じよう乱による乱電流より小さければ実
際問題として、その信号はしやへいされ、それら
を分離するだけの増幅量は得られない。このノイ
ズは、“熱雑音”，“ジヨンソノイズ”又は“ホワ
イトノイズ”として知られているが、一般的には
低レベル信号処理回路の設計のフアクターを限定
する１つとして考えられてきた。1928年にジヨン
ンソン（Johnson）及びナイキスト（Nyquist）
の研究から抵抗の両端間の熱雑音電圧は次の式で
決定されることが知られている。
固有のノイズによつて全ての電気抵抗が特徴づけ
られることが知られてきた。なおこの実施例にお
いて使用される“抵抗”という用語は電流を伝搬
できる材料をも含む。もし抵抗又は導体内の信号
電流が熱じよう乱による乱電流より小さければ実
際問題として、その信号はしやへいされ、それら
を分離するだけの増幅量は得られない。このノイ
ズは、“熱雑音”，“ジヨンソノイズ”又は“ホワ
イトノイズ”として知られているが、一般的には
低レベル信号処理回路の設計のフアクターを限定
する１つとして考えられてきた。1928年にジヨン
ンソン（Johnson）及びナイキスト（Nyquist）
の研究から抵抗の両端間の熱雑音電圧は次の式で
決定されることが知られている。
ｅ２ ｏ＝4KTRB ……(1)
ここでｅ２ ｏはノイズ電圧の二乗平均値、Ｋはボ
ルツマン定数（1.138×1023ジユール／Ｋ），Ｔは
導体の絶対温度である〓で表わされる。又Ｒは導
体の抵抗でありオームで表わされ、Ｂはノイズが
測定される帯域でありヘルツで表わされる。所定
の抵抗Ｒの熱雑音を減少させるには式(1)からわか
るように温度（Ｔ）又は帯域Ｂが減少されねばな
らない。帯域Ｂを減少させることは一般的にはも
ちろん不可能である。というのは回路の作動帯域
は通常あらかじめ決められており、不定の操作は
できないからである。それゆえ一般的には、抵抗
又は全回路を冷却しある場合には低温にすること
により回路の熱雑音を最小限にしていた。しかし
ノイズ電圧は絶対温度の平方根に比例するので、
熱雑音を所定の程度迄減少させるに必要な冷却を
行うにはコストが増大し又制御も複雑であるとい
う欠点があつた。
ルツマン定数（1.138×1023ジユール／Ｋ），Ｔは
導体の絶対温度である〓で表わされる。又Ｒは導
体の抵抗でありオームで表わされ、Ｂはノイズが
測定される帯域でありヘルツで表わされる。所定
の抵抗Ｒの熱雑音を減少させるには式(1)からわか
るように温度（Ｔ）又は帯域Ｂが減少されねばな
らない。帯域Ｂを減少させることは一般的にはも
ちろん不可能である。というのは回路の作動帯域
は通常あらかじめ決められており、不定の操作は
できないからである。それゆえ一般的には、抵抗
又は全回路を冷却しある場合には低温にすること
により回路の熱雑音を最小限にしていた。しかし
ノイズ電圧は絶対温度の平方根に比例するので、
熱雑音を所定の程度迄減少させるに必要な冷却を
行うにはコストが増大し又制御も複雑であるとい
う欠点があつた。
この発明は上記欠点を除去し非低温に冷却され
たローノイズ―温度特性を有した抵抗を提供する
ことである。
たローノイズ―温度特性を有した抵抗を提供する
ことである。
1939年にパーシバル（W.S.Percival）によつて
周囲温度よ低いノイズ―温度特性を有した模擬抵
抗がフイードバツク手段によつて実現された。
（詳細については1939年５月に発行された“The
Wireless Engineer”の16巻の237頁から240頁に
掲載された“An Electrically Cold′Resistance”
に記載されている。真空管増幅器のプレートとグ
リツド間に単一変圧器を使用することによりパー
シバル（Percival）は実効温度が70〓の抵抗をシ
ミユレートした。同様の技術が後にストラツト
（Strutt）及びバンデルジール（Van der Ziel）
により1942年６月に発行された“Physica”に
Vol19，No.６の513頁から527頁に掲載された“電
気通信装置及び測定装置の増幅器及び受信器にお
ける自発変動の消去（Suppression of
Spontaneous Fluctions in Amplifiers and
Receiver for Electrical Communication and
For Measuring Devices）”に記載されている。
バンデルジール教授はさらに自己の論文“ノイ
ズ”（1954年ニユーヨークプレンテイスホール社
発行の262頁に記載）に要約している。（又1944年
７月４日発行の米国特許第2352956号発明者：M.
J.O.Struttにも記載されている。）従来の回路は
これらの技術に関して数十年間注意が払われなか
つた。これはおそらく真空管を使用する場合の固
有の欠点すなわち高い動作温度や他のノイズ源に
よるものと思われる。いずれにしてもソリツドス
テード技術の進歩は経済的なローノイズ―温度抵
抗模擬回路を組立てることのできるローコストの
能動素子をもたらした。
周囲温度よ低いノイズ―温度特性を有した模擬抵
抗がフイードバツク手段によつて実現された。
（詳細については1939年５月に発行された“The
Wireless Engineer”の16巻の237頁から240頁に
掲載された“An Electrically Cold′Resistance”
に記載されている。真空管増幅器のプレートとグ
リツド間に単一変圧器を使用することによりパー
シバル（Percival）は実効温度が70〓の抵抗をシ
ミユレートした。同様の技術が後にストラツト
（Strutt）及びバンデルジール（Van der Ziel）
により1942年６月に発行された“Physica”に
Vol19，No.６の513頁から527頁に掲載された“電
気通信装置及び測定装置の増幅器及び受信器にお
ける自発変動の消去（Suppression of
Spontaneous Fluctions in Amplifiers and
Receiver for Electrical Communication and
For Measuring Devices）”に記載されている。
バンデルジール教授はさらに自己の論文“ノイ
ズ”（1954年ニユーヨークプレンテイスホール社
発行の262頁に記載）に要約している。（又1944年
７月４日発行の米国特許第2352956号発明者：M.
J.O.Struttにも記載されている。）従来の回路は
これらの技術に関して数十年間注意が払われなか
つた。これはおそらく真空管を使用する場合の固
有の欠点すなわち高い動作温度や他のノイズ源に
よるものと思われる。いずれにしてもソリツドス
テード技術の進歩は経済的なローノイズ―温度抵
抗模擬回路を組立てることのできるローコストの
能動素子をもたらした。
この発明のさらに他の目的はローコイズ抵抗を
シミユレートした能動回路を提供することであ
る。
シミユレートした能動回路を提供することであ
る。
フイードバツク手段により回路ノイズを減少さ
せる最近の試みは1974年10月１日にW.Vogelに発
行された米国特許第3839686号に記載されてい
る。この発明の開示によれば、同軸ケーブルのよ
うな伝送線上の誘導電圧は増幅器を含むフイード
バツク制御技術によつて減少しうる。前記特許の
回路は抵抗又はローノイズをシミユレートしたも
のではないが、フイードバツク技術を用いてノイ
ズの減少例を開示している。その他能動回路素子
としてフイードバツク増幅器を用いた回路は1972
年４月に発行された“Radio and Electronic
Engineer”の42巻第４号の163頁から171頁に記
載されている。
せる最近の試みは1974年10月１日にW.Vogelに発
行された米国特許第3839686号に記載されてい
る。この発明の開示によれば、同軸ケーブルのよ
うな伝送線上の誘導電圧は増幅器を含むフイード
バツク制御技術によつて減少しうる。前記特許の
回路は抵抗又はローノイズをシミユレートしたも
のではないが、フイードバツク技術を用いてノイ
ズの減少例を開示している。その他能動回路素子
としてフイードバツク増幅器を用いた回路は1972
年４月に発行された“Radio and Electronic
Engineer”の42巻第４号の163頁から171頁に記
載されている。
上述したいくつかの例では、回路はこの発明の
ものとはその構成が異る。
ものとはその構成が異る。
この発明の原理にもとづいて、上記目的は、単
一ポートの両端間の電圧を検出し印加電圧に比例
した電流を前記ポートに発生させることにより成
される。もし前記回路が理想的な部品で構成され
ていれば、オームの法則に従つた（少くとも所定
の周波数レンジにおいては）熱雑音を有しない等
価抵抗を有した回路が得られる。
一ポートの両端間の電圧を検出し印加電圧に比例
した電流を前記ポートに発生させることにより成
される。もし前記回路が理想的な部品で構成され
ていれば、オームの法則に従つた（少くとも所定
の周波数レンジにおいては）熱雑音を有しない等
価抵抗を有した回路が得られる。
もちろんこの発明の実施例においては非理想的
な素子を使用しているので、多少の熱雑音を有し
ている。（もちろん受動抵抗のそれよりはるかに
少ないが）フイールドエフエクトトランジスタ
（以下FETと呼ぶ）を利用することにより、その
入力と出力はそれぞれポート電圧を検出しポート
電流を発生し理想的な性能に近づけることができ
る。従つて室温で動作する能動回路を低温で動作
する抵抗に近づけるようにすることができる。
な素子を使用しているので、多少の熱雑音を有し
ている。（もちろん受動抵抗のそれよりはるかに
少ないが）フイールドエフエクトトランジスタ
（以下FETと呼ぶ）を利用することにより、その
入力と出力はそれぞれポート電圧を検出しポート
電流を発生し理想的な性能に近づけることができ
る。従つて室温で動作する能動回路を低温で動作
する抵抗に近づけるようにすることができる。
この発明によれば、双極変圧器と単極変圧器を
利用した実施例が開示されている。正性及び負性
のローノイズ―温度抵抗をシミユレートする回路
が開示されている。一般なレジスタと正性ローノ
イズシミユレート抵抗とを区別するために、“ア
ブソーバー（absobor）”という新語が作られて
いる。この語の終りの“or”は“resistor”の終
りの“or”と一致を取るためである。同様に負性
ローノイズ抵抗においても“デソーバー
（desorbor）”という新語が用いられている。“（ア
ブソーバンス）absorbance”も“（デソーバン
ス）desorbance”もオームの単位を有してい
る。
利用した実施例が開示されている。正性及び負性
のローノイズ―温度抵抗をシミユレートする回路
が開示されている。一般なレジスタと正性ローノ
イズシミユレート抵抗とを区別するために、“ア
ブソーバー（absobor）”という新語が作られて
いる。この語の終りの“or”は“resistor”の終
りの“or”と一致を取るためである。同様に負性
ローノイズ抵抗においても“デソーバー
（desorbor）”という新語が用いられている。“（ア
ブソーバンス）absorbance”も“（デソーバン
ス）desorbance”もオームの単位を有してい
る。
以下この発明の一実施例につき図面を参照して
説明する。
説明する。
第１図は受動抵抗をシミユレートした単極能動
ネツトワークの説明図である。この回路はネツト
ワーク端子１，２間に並列に接続された理想電流
源１０と理想電圧―応答制御信号源１１で構成さ
れている。（理想的な無損失回路素子である制御
信号源１１と電流源１０の熱雑音は零である）電
圧―応答制御信号源１１は端子１―２間に生ずる
電圧Ｅに比例した制御信号を発生する、この制御
信号は次に電流源１０の出力を制御しこの出力電
流ICはCE等に等しい。ここでＣは比例定数であ
る。従つてネツトワーク端子１―２間を流れる電
流ＩはＩ＝CEとなる。
ネツトワークの説明図である。この回路はネツト
ワーク端子１，２間に並列に接続された理想電流
源１０と理想電圧―応答制御信号源１１で構成さ
れている。（理想的な無損失回路素子である制御
信号源１１と電流源１０の熱雑音は零である）電
圧―応答制御信号源１１は端子１―２間に生ずる
電圧Ｅに比例した制御信号を発生する、この制御
信号は次に電流源１０の出力を制御しこの出力電
流ICはCE等に等しい。ここでＣは比例定数であ
る。従つてネツトワーク端子１―２間を流れる電
流ＩはＩ＝CEとなる。
第１図の回路を表わす式は正確には、比例定数
Ｃによつて置き換えられたコンダクタンスＧ（す
なわち１／Ｒ）を有したオームの法則によつて与
えられる通常の抵抗を流れる電流式である。
Ｃによつて置き換えられたコンダクタンスＧ（す
なわち１／Ｒ）を有したオームの法則によつて与
えられる通常の抵抗を流れる電流式である。
上述したように第１図のネツトワークは理想回
路素子で構成されているので、出力ノイズ電圧は
零である。
路素子で構成されているので、出力ノイズ電圧は
零である。
それゆえ理論的には能動回路素子によつて抵抗
を実現でき、得られた抵抗は零の熱雑音を有する
ことになる。
を実現でき、得られた抵抗は零の熱雑音を有する
ことになる。
もちろん実際には、完全な回路素子で第１図の
回路を実現することは不可能である。実際の回路
は全て有限の内部抵抗と付随した熱雑音を有して
おり、多くの場合固有の帯域制限を有している。
ある程度迄は、これから述べる回路は非理想的回
路素子を有しているので理想的な回路ではない。
FETの特別な適応性によりこの実施例では能動
回路素子としてFETを利用している。
回路を実現することは不可能である。実際の回路
は全て有限の内部抵抗と付随した熱雑音を有して
おり、多くの場合固有の帯域制限を有している。
ある程度迄は、これから述べる回路は非理想的回
路素子を有しているので理想的な回路ではない。
FETの特別な適応性によりこの実施例では能動
回路素子としてFETを利用している。
しかしFETに限らずその他の等価な特性を有
した増幅素子を使用することもできる。
した増幅素子を使用することもできる。
第２図にこの発明の２つの変圧器が示されてい
る。第２図において１：ｎの変圧比を有した第１
の変圧器２０がネツトワーク端子１及び２に接続
された入力巻線２３に具備されている。前記変圧
器２０の２次側はFET２４のソース及びゲート
電極間に接続されると共に前記ソース電極は接地
されている。又ｍ：１の巻回比を有した第２の変
圧器２１が具備されている。変圧器２１の一次巻
線は２５はDC電位ＶbとFET２４のドレイン電極
間に接続されている。変圧器２１の二次側巻線２
６は並列に、ネツトワーク端子１，２間とフイー
ドバツクトランス２１の二次側巻線２６に接続さ
れている。バイアス電圧ＶbのDC帰路は共通接地
されている。
る。第２図において１：ｎの変圧比を有した第１
の変圧器２０がネツトワーク端子１及び２に接続
された入力巻線２３に具備されている。前記変圧
器２０の２次側はFET２４のソース及びゲート
電極間に接続されると共に前記ソース電極は接地
されている。又ｍ：１の巻回比を有した第２の変
圧器２１が具備されている。変圧器２１の一次巻
線は２５はDC電位ＶbとFET２４のドレイン電極
間に接続されている。変圧器２１の二次側巻線２
６は並列に、ネツトワーク端子１，２間とフイー
ドバツクトランス２１の二次側巻線２６に接続さ
れている。バイアス電圧ＶbのDC帰路は共通接地
されている。
もし、第１図において、端子１，２間の電圧を
Ｅと定義し、電流をＩとすれば、第２図の回路動
作の解析によりアブソーバンス（absorbance）
の値を生ずる。すなわち端子１―２から見た等価
抵抗は、 Req＝Ａ＝１／（ｇnｎn） ……(2) ここでｇnはFET２４の相互トランスコンダク
タンスである。(2)式からわかるように、…ｎを
１／ｍにすれば、等価抵抗（アブソーバンス）は
FET２４のトランスコンダクタンスの逆数に等
しくなる。トランス２０及び２１の巻回比を変え
ることにより第２図に示した回路に対して広範囲
の等価抵抗値を得ることができる。
Ｅと定義し、電流をＩとすれば、第２図の回路動
作の解析によりアブソーバンス（absorbance）
の値を生ずる。すなわち端子１―２から見た等価
抵抗は、 Req＝Ａ＝１／（ｇnｎn） ……(2) ここでｇnはFET２４の相互トランスコンダク
タンスである。(2)式からわかるように、…ｎを
１／ｍにすれば、等価抵抗（アブソーバンス）は
FET２４のトランスコンダクタンスの逆数に等
しくなる。トランス２０及び２１の巻回比を変え
ることにより第２図に示した回路に対して広範囲
の等価抵抗値を得ることができる。
ノイズを分析するためにすなわち第２図の回路
の熱雑音を分析するためには、端子１―２間が開
回路と仮定した方が便利である。この場合開回路
ノイズ電圧は次のように表わすことができる。
の熱雑音を分析するためには、端子１―２間が開
回路と仮定した方が便利である。この場合開回路
ノイズ電圧は次のように表わすことができる。
ｅ２ ｏ＝４ＫＴ０ＢＲｏ／ｎ２ ……(3)
ここでToは周囲温度であり、ノイズ抵抗Ｒoは
FETにもよるが、典型的なＰチヤンネルFETで
はおよそ Ｒo〓0.6／ｇnax …(4)となり、 ｅ２ ｏ＝４ＫＴ０Ｂ／ｎ２（〓．６／ｇｎａｘ）…(5
)となる。
FETにもよるが、典型的なＰチヤンネルFETで
はおよそ Ｒo〓0.6／ｇnax …(4)となり、 ｅ２ ｏ＝４ＫＴ０Ｂ／ｎ２（〓．６／ｇｎａｘ）…(5
)となる。
前記回路を動作させることにより、実質的に零
ゲートバイアス電圧はｇn＝ｇnaxとなり、(2)式か
ら ｅ２ ｏ＝4KT0B（０．６ｍ／ｎ）Ａ …(6) となる。
ゲートバイアス電圧はｇn＝ｇnaxとなり、(2)式か
ら ｅ２ ｏ＝4KT0B（０．６ｍ／ｎ）Ａ …(6) となる。
シミユレートされた抵抗（absobor）の等価ノ
イズ温度はそれゆえ Ｔeq＝（０．６Ｔ０ｍ／ｎ） …(7)となる。
イズ温度はそれゆえ Ｔeq＝（０．６Ｔ０ｍ／ｎ） …(7)となる。
従つて第２図の回路は独立して制御可能なアブ
ソーバンス（absorbance）と実効温度を有した
抵抗をシミユレートしている。
ソーバンス（absorbance）と実効温度を有した
抵抗をシミユレートしている。
第３図には“デソーバ（desorbor）”すなわち
負性抵抗をシミユレートする第２図に示した２つ
の変圧器の回路の変形例が示されている。
負性抵抗をシミユレートする第２図に示した２つ
の変圧器の回路の変形例が示されている。
なお第２図の実施例と同一部は同符号を付して
ある。第３図の回路は変圧器２１の一次側の相互
接続が逆になり、実効巻回比がｍ：１になること
を除いては同じである。その結果、端子１―２か
ら見た抵抗Ｒeqは負性となり次式で表わされる。
ある。第３図の回路は変圧器２１の一次側の相互
接続が逆になり、実効巻回比がｍ：１になること
を除いては同じである。その結果、端子１―２か
ら見た抵抗Ｒeqは負性となり次式で表わされる。
Ｒeq＝Ａ＝１／ｇｎｎｎ …(8)
第３図の負性抵抗回路の出力ノイズ特性は(6)式
と同様となる。
と同様となる。
従つて第３図の実施例の場合は、
ｅ２ ｏ＝4KT0B（０．６ｍ／ｎ）｜Ａ｜ …(9)
となる。
上式はFET２４のノイズを考慮に入れている
が、非理想トランス２０及び２１によりノイズ成
分を省略する。トランス２０と２１の一方の巻線
を他の巻線とその接続を逆にすることができ、そ
の方が都合が良い場合がある。この場合同様にし
て同様の結果が得られる。この結果他方のトラン
スの相互接続を逆にすることにより負性抵抗をシ
ミユレートする回路が得られる。
が、非理想トランス２０及び２１によりノイズ成
分を省略する。トランス２０と２１の一方の巻線
を他の巻線とその接続を逆にすることができ、そ
の方が都合が良い場合がある。この場合同様にし
て同様の結果が得られる。この結果他方のトラン
スの相互接続を逆にすることにより負性抵抗をシ
ミユレートする回路が得られる。
トランス２０と２１は２つの分離コアと相関す
る巻線から構成されているように記載されている
が、他の場合には１対の巻線を有した単一のトラ
ンスを回路動作の柔軟性においてある程度の犠牲
を払えば、使用することができる。そのような回
路を第４図に示してある。第４図において、１：
ｎの巻回比を有した単一トランス４０はブロツク
キヤパシタ４２を介して接続された一次側４１に
よりネツトワーク端子１′，２′と接続されてい
る。トランス４０の二次側巻線４２はFET４４
のゲート電極とソース電極間に接続されている。
FET４４のドレイン電極は一次側巻線４１とブ
ロツクキヤパシタ４２の相互によつて形成された
接続部に接続されている。又Ｖbのようなバイア
ス源が、共通接地によりFET４４のソース電極
に具備される帰路と共に一次巻線の他端に具備さ
れている。
る巻線から構成されているように記載されている
が、他の場合には１対の巻線を有した単一のトラ
ンスを回路動作の柔軟性においてある程度の犠牲
を払えば、使用することができる。そのような回
路を第４図に示してある。第４図において、１：
ｎの巻回比を有した単一トランス４０はブロツク
キヤパシタ４２を介して接続された一次側４１に
よりネツトワーク端子１′，２′と接続されてい
る。トランス４０の二次側巻線４２はFET４４
のゲート電極とソース電極間に接続されている。
FET４４のドレイン電極は一次側巻線４１とブ
ロツクキヤパシタ４２の相互によつて形成された
接続部に接続されている。又Ｖbのようなバイア
ス源が、共通接地によりFET４４のソース電極
に具備される帰路と共に一次巻線の他端に具備さ
れている。
第４図に示した１変圧器の実施例の実効抵抗の
式は Ｒeq＝Ａ＝１／ｇｎｎ …(10)となり ノイズ電圧は ｅ２ ｏ＝4KT0B０．６Ａ／ｎ …(11)となり 変圧器巻線の抵抗を無視している。
式は Ｒeq＝Ａ＝１／ｇｎｎ …(10)となり ノイズ電圧は ｅ２ ｏ＝4KT0B０．６Ａ／ｎ …(11)となり 変圧器巻線の抵抗を無視している。
第５図において、例えば増幅器のような装置を
構成することのできる負荷５０が、トランスデユ
ーサのように伝送線５２により、電圧源５１に接
続されている。前記信号源５１は信号電圧源５３
から成るものとして示されており、ソースインピ
ーダンス５５は直列に伝送線５２の入力端子に接
続されている。前記信号源５１は信号電圧源５３
で構成されており、ノイズ電圧源５４とソースイ
ンピーダンス５５は直列に伝送線の入力端子に接
続されている。前記回路の負荷の終端には負荷抵
抗５６と等価ノイズ電圧源５７が直列に、伝送線
端子を介して負性アブソーバ（absorbor）回路５
８に接続されている。第５図の回路の望しい動作
モードによれば、負荷抵抗５６の値は入力抵抗の
２倍となり、伝送ライン２５のインピーダンス値
の２倍となる。
構成することのできる負荷５０が、トランスデユ
ーサのように伝送線５２により、電圧源５１に接
続されている。前記信号源５１は信号電圧源５３
から成るものとして示されており、ソースインピ
ーダンス５５は直列に伝送線５２の入力端子に接
続されている。前記信号源５１は信号電圧源５３
で構成されており、ノイズ電圧源５４とソースイ
ンピーダンス５５は直列に伝送線の入力端子に接
続されている。前記回路の負荷の終端には負荷抵
抗５６と等価ノイズ電圧源５７が直列に、伝送線
端子を介して負性アブソーバ（absorbor）回路５
８に接続されている。第５図の回路の望しい動作
モードによれば、負荷抵抗５６の値は入力抵抗の
２倍となり、伝送ライン２５のインピーダンス値
の２倍となる。
すなわち
ＲL＝2Z0＝2Rs …(12)
となる。
負性アブソーバ（absorbor）５８は値Ａの負性
ローノイズ抵抗を供給する。この値Ａはソース抵
抗Rsの値に等しく又伝送線のインピーダンスZ0
に等しくなるように設定されている。数学的に表
わせば、この負性アブソーバ（absorbor）の値は Ａ＝Rs＝Z0 …(13) となる。
ローノイズ抵抗を供給する。この値Ａはソース抵
抗Rsの値に等しく又伝送線のインピーダンスZ0
に等しくなるように設定されている。数学的に表
わせば、この負性アブソーバ（absorbor）の値は Ａ＝Rs＝Z0 …(13) となる。
ここでローノイズ抵抗を要約すれば、同じ抵抗
値を有した一般的な（すなわち受動）抵抗のノイ
ズ電圧の略50％を越えることはないノイズ電圧を
有した抵抗として定義し得る。
値を有した一般的な（すなわち受動）抵抗のノイ
ズ電圧の略50％を越えることはないノイズ電圧を
有した抵抗として定義し得る。
第２図又は第４図に示したような“アブソーバ
（absorbor）”は電源と検出手段を使用して位相非
同期の入力信号を作る。この非同期の入力信号は
同相入力信号と組合されて同相入力信号のエネル
ギー量を打消す。
（absorbor）”は電源と検出手段を使用して位相非
同期の入力信号を作る。この非同期の入力信号は
同相入力信号と組合されて同相入力信号のエネル
ギー量を打消す。
上述したようにアブソーバ（absorbor）は零で
はないが多少のノイズ電圧を発生する。負性のア
ブソーバ（absorbor）すなわち（デソーバ
（desorbor）”は第３図に示すように電源と検出手
段を用いて同相の入力信号を作り、入力信号のエ
ネルギー量を増加する。もちろんデソーバ
（desorbor）も多少のノイズ電圧を発生する。
はないが多少のノイズ電圧を発生する。負性のア
ブソーバ（absorbor）すなわち（デソーバ
（desorbor）”は第３図に示すように電源と検出手
段を用いて同相の入力信号を作り、入力信号のエ
ネルギー量を増加する。もちろんデソーバ
（desorbor）も多少のノイズ電圧を発生する。
これらの定義により、第５図の負性アブソーバ
（absorbor）すなわち“デソーバ（desorbor）”５
８は第３図の装置を構成することができる。負性
アブソーバ（absorbor）５８は負荷抵抗ＲLのノ
イズ源５７のノイズ電圧より小さい電圧を発生す
るものと仮定する。この仮定が成されると、第５
図の全体の負荷部のインピーダンスＺLは ＺL＝ＲL−Ａ …(14) で与えられる。
（absorbor）すなわち“デソーバ（desorbor）”５
８は第３図の装置を構成することができる。負性
アブソーバ（absorbor）５８は負荷抵抗ＲLのノ
イズ源５７のノイズ電圧より小さい電圧を発生す
るものと仮定する。この仮定が成されると、第５
図の全体の負荷部のインピーダンスＺLは ＺL＝ＲL−Ａ …(14) で与えられる。
そして(11)式と(12)式から（14）式は
ＺL＝2Z0−Z0＝Z0 となる。
従つてインピーダンスは伝送ラインセクシヨン
５２によつてその特性インピーダンスと等しくな
り、負荷との整合が正しく成される。
５２によつてその特性インピーダンスと等しくな
り、負荷との整合が正しく成される。
第５図では３つのノイズ源がある。すなわちノ
イズ源５４によつて表わされる信号源５１のノイ
ズと、ノイズ電圧源５７によつて表わされる負荷
抵抗５６のノイズと、負性アブソーバ
（absorbor）５８のノイズである。
イズ源５４によつて表わされる信号源５１のノイ
ズと、ノイズ電圧源５７によつて表わされる負荷
抵抗５６のノイズと、負性アブソーバ
（absorbor）５８のノイズである。
負荷５０の入力端に生じるノイズ電圧は
Ｅ＝ＲＬＶｓ／Ｒｓ＋ＲＬ−Ａ＝Ｖs …(15)
で表わされる。
従つて信号源５１の全ノイズ電圧Ｖsは負荷５
０の入力に生じる。又負性アブソーバ
（absorbor）５８によるノイズ電圧も又負荷５０
の入力に生じるが、ノイズ源５７によつて表わさ
れる負荷抵抗５６のノイズは全く生じない。負荷
抵抗ノイズ源５７の電圧ＶLはノイズ源５４から
のノイズ電流によつて負荷抵抗５６に生じる電圧
によつて打消される。
０の入力に生じる。又負性アブソーバ
（absorbor）５８によるノイズ電圧も又負荷５０
の入力に生じるが、ノイズ源５７によつて表わさ
れる負荷抵抗５６のノイズは全く生じない。負荷
抵抗ノイズ源５７の電圧ＶLはノイズ源５４から
のノイズ電流によつて負荷抵抗５６に生じる電圧
によつて打消される。
上記点を考慮に入れると第５図の回路は第６図
のように書換えられる。この結果回路は点線のボ
ツクスにつて示される負荷５０と等価負荷抵抗５
６によつて構成される。
のように書換えられる。この結果回路は点線のボ
ツクスにつて示される負荷５０と等価負荷抵抗５
６によつて構成される。
負荷抵抗５６は信号電圧源Ｓ、入力抵抗Ｒs及
び負性アブソーバ（absorbor）５８の直列構成で
ある。もし仮定として入力抵抗５５とアブソーバ
（absorbor）５８の大きさが等しく極性が反対で
あれば、回路は更に負荷抵抗５６を供給する小さ
な内部インピーダンスの信号源迄減少する。
び負性アブソーバ（absorbor）５８の直列構成で
ある。もし仮定として入力抵抗５５とアブソーバ
（absorbor）５８の大きさが等しく極性が反対で
あれば、回路は更に負荷抵抗５６を供給する小さ
な内部インピーダンスの信号源迄減少する。
前記信号電圧源５３は、理想的な場合には非常
に低いインピーダンス（そのインピーダンスはＲ
sで表わされる）の信号発生器である。従つて全
信号電圧Ｓは負荷抵抗ＲLに印加され、他方前記
信号電圧源５３の超低インピーダンスにより前記
負荷抵抗を短絡しその結果抵抗の電圧ノイズＶL
を短絡する。
に低いインピーダンス（そのインピーダンスはＲ
sで表わされる）の信号発生器である。従つて全
信号電圧Ｓは負荷抵抗ＲLに印加され、他方前記
信号電圧源５３の超低インピーダンスにより前記
負荷抵抗を短絡しその結果抵抗の電圧ノイズＶL
を短絡する。
第５図の回路と簡略化された第６図の回路は整
合負荷を信号源５１と伝送線５２に最小のＳ／Ｎ
比の降下で供給するだけでなく、その振幅度を減
少させずに負荷に信号電圧を伝送する。
合負荷を信号源５１と伝送線５２に最小のＳ／Ｎ
比の降下で供給するだけでなく、その振幅度を減
少させずに負荷に信号電圧を伝送する。
第１図は理想的にシミユレートされた抵抗を表
わすための単一ポートネツトワークの簡略化され
たブロツク図、第２図は正性抵抗をシミユレート
するこの発明の一実施例を示す図、第３図は負性
抵抗をシミユレートするこの発明の第２の実施例
を示す図、第４図は単一トランスを使用したこの
発明の他の実施例を示す図、第５図は第３図の実
施例を用いた簡略化された整合回路の図、第６図
はある動作状態の下で第５図の回路の等価回路図
である。 １０……理想電流源、１１……制御信号源、２
０……第１の変圧器、２３……入力力巻線、２４
……FET、２１……フイードバツクトランス、
４０……単一トランス、４４……FET、４２…
…ブロツキングキヤパシタ、５０……負荷、５２
……伝送線、５１……電圧源、５３……信号電圧
源、５５……ソースインピーダンス、５４……ノ
イズ電圧源、５６……負荷抵抗、５７……等価ノ
イズ電圧源、５８……負性アブソーバ
（absorbor）回路。
わすための単一ポートネツトワークの簡略化され
たブロツク図、第２図は正性抵抗をシミユレート
するこの発明の一実施例を示す図、第３図は負性
抵抗をシミユレートするこの発明の第２の実施例
を示す図、第４図は単一トランスを使用したこの
発明の他の実施例を示す図、第５図は第３図の実
施例を用いた簡略化された整合回路の図、第６図
はある動作状態の下で第５図の回路の等価回路図
である。 １０……理想電流源、１１……制御信号源、２
０……第１の変圧器、２３……入力力巻線、２４
……FET、２１……フイードバツクトランス、
４０……単一トランス、４４……FET、４２…
…ブロツキングキヤパシタ、５０……負荷、５２
……伝送線、５１……電圧源、５３……信号電圧
源、５５……ソースインピーダンス、５４……ノ
イズ電圧源、５６……負荷抵抗、５７……等価ノ
イズ電圧源、５８……負性アブソーバ
（absorbor）回路。
Claims (1)
- 【特許請求の範囲】 １ 一次側巻線および二次側巻線を有したトラン
ス４０と； ソース電極、ドレイン電極、およびゲート電極
を有し、前記ソース電極およびゲート電極が前記
トランスの二次巻線側に接続され、かつ前記ドレ
イン電極が前記一次巻線の一方に接続されたフイ
ールドエフエクトトランジスタ４４を有し、前記
トランスの一次巻線側に前記ネツトワーク端子が
接続されたことを特徴とする抵抗をシユミレート
するための２端子ネツトワーク。 ２ 前記２端子ネツトワークの一方側の端子と前
記トランスの一次側巻線の一方側との間にブロツ
キングキヤパシタを介挿したことを特徴とする特
許請求の範囲第１項記載の抵抗をシユミレートす
るするための２端子ネツトワーク。 ３ 前記２端子ネツトワークの他方側の端子と前
記トランスの一次側巻線の他方側は直流バイアス
源に接続されていることを特徴とする特許請求の
範囲第１項記載の抵抗をシユミレートするための
２端子ネツトワーク。 ４ 前記ネツトワークによりシユミレートされる
抵抗は前記フイールドエフエクトトランジスタの
相互コンダクタンスと、前記トランスの巻回比と
の積に反比例した値を有することを特徴とする特
許請求の範囲第１項記載の抵抗をシユミレートす
るための２端子ネツトワーク。 ５ 第１トランス２０と；二次側巻線２６が前記
第１トランス２０の一次側巻線２３と並列に接続
された第２トランス２１と； ソースおよびゲートが前記第１トランスの二次
側巻線に接続され、ドレインが前記第２トランス
２１の一次側巻線２５の一方側に接続されたフイ
ールドエフエクトトランジスタ２４と；および 前記第２トランスの一次巻線の他方側に直流バ
イアスを印加するバイアス手段とで構成されるこ
とを特徴とする抵抗をシユミレートするための２
端子ネツトワーク。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/018,688 US4232280A (en) | 1979-03-08 | 1979-03-08 | Network for simulating low temperature resistors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55140315A JPS55140315A (en) | 1980-11-01 |
| JPS6144410B2 true JPS6144410B2 (ja) | 1986-10-02 |
Family
ID=21789275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2818480A Granted JPS55140315A (en) | 1979-03-08 | 1980-03-07 | Network for simulating low temperature characteristic resistance |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4232280A (ja) |
| JP (1) | JPS55140315A (ja) |
| DE (1) | DE3008412C2 (ja) |
| FR (1) | FR2451130B1 (ja) |
| GB (1) | GB2046049B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6114930A (en) * | 1995-11-27 | 2000-09-05 | Telefonaktiebolaget Lm Ericsson | Impedance controlled by the phase angle between two signals |
| US6754616B1 (en) * | 2000-01-31 | 2004-06-22 | Fujitsu Limited | Method of emulating an ideal transformer valid from DC to infinite frequency |
| US6690231B1 (en) * | 2002-04-22 | 2004-02-10 | Ralink Technology, Inc. | Gain stage that minimizes the miller effect |
| US11817787B2 (en) * | 2021-01-28 | 2023-11-14 | Nxp B.V. | Switch mode power supply (SMPS) circuit |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE441205A (ja) * | 1940-01-31 | |||
| US2864062A (en) * | 1955-02-15 | 1958-12-09 | Gen Electric | Negative resistance using transistors |
| GB821521A (en) * | 1955-11-17 | 1959-10-07 | Post Office | Improvements in or relating to telephone amplifying systems employing negative impedance converters |
| US3042759A (en) * | 1959-08-05 | 1962-07-03 | Bell Telephone Labor Inc | Negative impedance repeaters |
| GB1099803A (en) * | 1964-02-27 | 1968-01-17 | Kent Ltd G | Improvements in or relating to voltage-controlled variable electric resistance circuits |
| DE2008634C3 (de) * | 1970-02-24 | 1974-05-09 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltungsanordnung zur Verringerung von einer Nutzspannung überlagerten Wechselspannungen |
| US3828281A (en) * | 1973-02-26 | 1974-08-06 | Lorain Prod Corp | Impedance simulating circuit for transmission lines |
| US3899693A (en) * | 1974-02-14 | 1975-08-12 | Minnesota Mining & Mfg | Temperature compensated voltage reference device |
| US4041407A (en) * | 1975-10-22 | 1977-08-09 | Motorola, Inc. | Driver circuit for developing quiescent and dynamic operating signals for complementary transistors |
| US4156859A (en) * | 1977-10-03 | 1979-05-29 | Hughes Aircraft Company | Network for simulating low-noise temperature resistors |
-
1979
- 1979-03-08 US US06/018,688 patent/US4232280A/en not_active Expired - Lifetime
-
1980
- 1980-03-05 DE DE3008412A patent/DE3008412C2/de not_active Expired
- 1980-03-05 GB GB8007420A patent/GB2046049B/en not_active Expired
- 1980-03-07 FR FR8005193A patent/FR2451130B1/fr not_active Expired
- 1980-03-07 JP JP2818480A patent/JPS55140315A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| DE3008412A1 (de) | 1980-09-11 |
| GB2046049A (en) | 1980-11-05 |
| GB2046049B (en) | 1983-05-11 |
| JPS55140315A (en) | 1980-11-01 |
| US4232280A (en) | 1980-11-04 |
| FR2451130B1 (fr) | 1988-02-12 |
| FR2451130A1 (fr) | 1980-10-03 |
| DE3008412C2 (de) | 1983-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Soliman | Generation of current conveyor-based all-pass filters from op amp-based circuits | |
| US4242741A (en) | Floating shunt seismic amplifier | |
| Cooper | On the high-frequency response of a Rogowski coil | |
| JPH01265168A (ja) | 電流測定装置 | |
| US20100109739A1 (en) | Active guarding for reduction of resistive and capacitive signal loading with adjustable control of compensation level | |
| US4359609A (en) | Circuit with feedback for controlling the impedance thereof | |
| US4206416A (en) | Wideband instrumentation amplifier with high common mode rejection | |
| JPS6234164B2 (ja) | ||
| Nordholt | Extending op amp capabilities by using a current-source power supply | |
| US4032851A (en) | Complementary symmetry fet mixer circuits | |
| JPS6144410B2 (ja) | ||
| US4175258A (en) | High level white noise generator | |
| US4156859A (en) | Network for simulating low-noise temperature resistors | |
| US6838936B2 (en) | Low-noise amplifier device having negative feedback via a controlled current source, and method of using the amplifier device | |
| JPH0616569B2 (ja) | 演算増幅器回路 | |
| JPS6315764B2 (ja) | ||
| US5498997A (en) | Transformerless audio amplifier | |
| US3533006A (en) | Infinite range electronics gain control circuit | |
| US4176331A (en) | Network for simulating low-noise-temperature resistors | |
| US3274509A (en) | Differential amplifier | |
| Payne et al. | Operational floating conveyor | |
| US4242656A (en) | Current pumped voltage divided absorbor | |
| Faulkner | The principles of impedance optimization and noise matching | |
| US4074215A (en) | Stable gyrator network for simularity inductance | |
| GB2193059A (en) | Voltage follower circuit |