JPS6146478Y2 - - Google Patents
Info
- Publication number
- JPS6146478Y2 JPS6146478Y2 JP14517281U JP14517281U JPS6146478Y2 JP S6146478 Y2 JPS6146478 Y2 JP S6146478Y2 JP 14517281 U JP14517281 U JP 14517281U JP 14517281 U JP14517281 U JP 14517281U JP S6146478 Y2 JPS6146478 Y2 JP S6146478Y2
- Authority
- JP
- Japan
- Prior art keywords
- time
- switch
- output
- terminals
- arithmetic processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 5
- 238000012790 confirmation Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000003491 array Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Electric Clocks (AREA)
Description
【考案の詳細な説明】
この考案は演算処理器を使用したタイマー装置
に関する。Detailed Description of the Invention This invention relates to a timer device that uses a processor.
周知のように、この種の演算処理器を使用した
タイマー装置は各種のタイマー機能を一台の装置
によつて得られる点で有利である。しかしながら
多機能を有しているにもかかわらず、これが十分
活用されていない場合もあり、機能に無駄を生じ
ていることがある。 As is well known, a timer device using this type of arithmetic processor is advantageous in that a single device can provide various timer functions. However, despite having multiple functions, they may not be fully utilized, resulting in wasted functionality.
この考案は上記事情に基づいてなされたもの
で、その目的とするところは現在時刻を表示する
表示器を有したタイマー装置本体にコネクタを設
け、このコネクタに複数の時間設定スイツチが配
設された各種の時間設定ユニツトを挿脱可能に設
けることにより、必要とする機能のみを任意に設
定することができ、装置構成の無駄を防止するこ
とが可能なタイマー装置を提供しようとするもの
である。 This invention was made based on the above circumstances, and its purpose was to provide a connector on the main body of the timer device, which has a display that displays the current time, and to install multiple time setting switches on this connector. It is an object of the present invention to provide a timer device in which only necessary functions can be arbitrarily set by providing various time setting units in a removable manner, thereby preventing unnecessary configuration of the device.
以下、この考案の一実施例について図面を参照
して説明する。 An embodiment of this invention will be described below with reference to the drawings.
第1図a,bにおいて、11はタイマー装置本
体であり、この本体11には各種の時間設定機能
を有する時間設定ユニツト12,13,14,1
5が挿脱自在に設けられる。前記タイマー装置本
体11において、11aは現在時刻を表示する7
セグメント表示部、11bは曜日設定用スイツ
チ、11cは曜日表示部を構成する発光素子、1
1dはオン時刻を5分単位で設定するデイジタル
スイツチ、11eは午前、午後(AM,PM)設
定用スイツチ、11fはオフ時刻を5分単位で設
定するデイジタルスイツチ、11gは午前、午後
設定用スイツチ、11hは出力表示用発光素子、
11iは時刻修正用スイツチ、11jは曜日修正
用スイツチ、11kは早送確認用スイツチ、11
lは常時オン、常時オフ設定用スイツチ、11m
は通常のタイマー動作を表示する表示部である。 In FIGS. 1a and 1b, 11 is a timer device main body, and this main body 11 includes time setting units 12, 13, 14, 1 having various time setting functions.
5 is provided so as to be freely insertable and removable. In the timer device main body 11, 11a is a 7 for displaying the current time.
segment display section; 11b is a switch for setting the day of the week; 11c is a light emitting element constituting the day of the week display section; 1;
1d is a digital switch for setting the on time in 5 minute increments, 11e is a switch for setting morning and afternoon (AM, PM), 11f is a digital switch for setting off time in 5 minute increments, 11g is a switch for setting AM and PM. , 11h is a light emitting element for output display,
11i is a time adjustment switch, 11j is a day of the week adjustment switch, 11k is a fast forward confirmation switch, 11
l is a switch for always on and always off settings, 11m
is a display section that displays normal timer operation.
ここで、第2図を用いてタイマー装置本体11
の動作について説明する。尚、第2図中第1図と
同一部分には同一符号を示す。 Here, using FIG. 2, the timer device main body 11
The operation will be explained. Note that the same parts in FIG. 2 as in FIG. 1 are designated by the same reference numerals.
第2図において、20は演算処理器例えばマイ
クロコンピユータであり、この演算処理器20の
電源端子VSS,VGGに電源回路21より直流電源
が供給される。この電源回路21は周知の整流、
平滑回路構成からなり、入力端子22,23より
供給される交流電源からVSS,VGG,VDD,VCC
なる直流電源が生成される。また、24は演算処
理器20の入力端子RESに接続された初期設定
回路、25は入力端子CL0,CL1に接続され、演
算処理器20にクロツク信号を供給する回路であ
る。また、26は時計用集積回路であり、この集
積回路26の入力端子VDD,O・Eには直流電源
VDDが供給される。入力端子XTAL,には
水晶振動子27よりクロツク信号が供給され、時
刻が計数される。入力端子C0,C1,C2にはレベ
ル変換器28を介して前記演算処理器20の出力
端子D0,D1,D2よりモード信号が供給される。
これとともに入力端子STB,D・I,CLKには
前記レベル変換器28を介して前記演算処理器2
0の出力端子E0,E1,E2よりそれぞれストロー
ブ信号、直列の時刻あるいは曜日データおよびク
ロツク信号が供給される。しかして、この時計用
集積回路26の出力端子D・Oからは前記モード
信号に対応して時刻データあるいは曜日データが
出力され、このデータはレベル変換回路29を介
して演算処理器20の入力端子D3に供給され
る。尚、この時計用実積回路26の入力端子VD
D,O・Eおよび接地間には電池電流30が接続
されており、この電源30により停電時における
時計動作の保持が行なわれる。 In FIG. 2, reference numeral 20 denotes an arithmetic processor, such as a microcomputer, and DC power is supplied from a power supply circuit 21 to power supply terminals V SS and V GG of the arithmetic processor 20 . This power supply circuit 21 is a well-known rectifier,
Consisting of a smoothing circuit configuration, V SS , V GG , V DD , V CC are supplied from AC power supplied from input terminals 22 and 23.
DC power is generated. Further, 24 is an initial setting circuit connected to the input terminal RES of the arithmetic processor 20, and 25 is a circuit connected to the input terminals CL 0 and CL 1 to supply a clock signal to the arithmetic processor 20. Further, 26 is a watch integrated circuit, and the input terminals V DD , O.E of this integrated circuit 26 are supplied with a DC power supply V DD . A clock signal is supplied from the crystal oscillator 27 to the input terminal XTAL, and time is counted. Mode signals are supplied from output terminals D 0 , D 1 , D 2 of the arithmetic processing unit 20 to input terminals C 0 , C 1 , C 2 via a level converter 28 .
At the same time, the input terminals STB, DI, CLK are connected to the arithmetic processor 2 via the level converter 28.
A strobe signal, serial time or day of the week data, and a clock signal are supplied from output terminals E 0 , E 1 , and E 2 of 0, respectively. Thus, time data or day of the week data is output from the output terminals D and O of the clock integrated circuit 26 in accordance with the mode signal, and this data is passed through the level conversion circuit 29 to the input terminal of the arithmetic processor 20. Supplied to D3 . In addition, the input terminal V D of this clock practical circuit 26
A battery current 30 is connected between D , O and E and ground, and this power supply 30 maintains the clock operation during a power outage.
一方、前記表示部11a、曜日表示部11cお
よび通常のタイマー動作表示部11mはそれぞれ
駆動回路37を介して演算処理器20の7セグメ
ント出力端子H0,H1,H2,H3,I0,I1,I2に接続
されるとともに、駆動回路32を介して演算処理
器20のデイジツト出力端子F0,F1,F2,F3,
E3に接続される。この7セグメント出力端子
H0,H1〜I2およびデイジツト出力端子F0,F1,
〜E3からはそれぞれ所定周期の信号が順次出力
され、この信号により現在時刻、曜日、通常のタ
イマー動作がダイナミツク表示される。また、前
記オン時刻設定用デイジタルスイツチ11d、オ
フ時刻設定用デイジタルスイツチ11fはそれぞ
れ前記デイジツト出力端子F0,F1および設定入
力端子A0,A1,A2,A3,B0,B1,B2,B3にそれ
ぞれ接続され、曜日設定用スイツチ11bはそれ
ぞれ前記デイジツト出力端子F2および前記設定
入力端子A0,A1〜B2にそれぞれ接続される。さ
らに、前記午前、午後設定用スイツチ11e,1
1h、時刻修正用スイツチ11i、曜日修正用ス
イツチ11j、早送確認用スイツチ11k常時オ
ン、オフ設定用スイツチ11lはそれぞれ前記デ
イジツト出力端子F3および設定入力端子A0,A1
〜B2に接続される。しかして、これらスイツチ
の設定状態はデイジツト出力端子F0,F1,F2,
F3から出力される信号によつて検出され、この
検出信号は設定入力端子A0,A1〜B3にそれぞれ
供給される。また、33は出力回路であり、デイ
ジタルスイツチ11dで設定した時刻となつた場
合、演算処理器20の出力端子G0より信号が出
力され、この信号によりトランジスタ33aがオ
ン状態とされて前記発光素子11hが灯点される
とともに、リレーコイル33bが励磁される。こ
れによりリレー接点33cがオン状態とされ、端
子33d,33eに接続された図示せぬ装置が動
作される。また、デイジタルスイツチ11fで設
定した時間になると出力回路33がオフ状態とな
り、1チヤンネルタイマーとして動作する。 On the other hand, the display section 11a, the day of the week display section 11c, and the normal timer operation display section 11m are connected to the 7-segment output terminals H 0 , H 1 , H 2 , H 3 , I 0 of the arithmetic processor 20 via the drive circuit 37, respectively. , I 1 , I 2 , and the digit output terminals F 0 , F 1 , F 2 , F 3 ,
Connected to E 3 . This 7 segment output terminal
H 0 , H 1 to I 2 and digit output terminals F 0 , F 1 ,
-E3 sequentially output signals with predetermined cycles, and these signals dynamically display the current time, day of the week, and normal timer operation. Further, the on-time setting digital switch 11d and the off-time setting digital switch 11f respectively have the digit output terminals F 0 , F 1 and setting input terminals A 0 , A 1 , A 2 , A 3 , B 0 , B 1 . , B 2 and B 3 , respectively, and the day of the week setting switch 11b is connected to the digit output terminal F 2 and the setting input terminals A 0 , A 1 to B 2 , respectively. Further, the morning and afternoon setting switches 11e, 1
1h, time adjustment switch 11i, day of the week adjustment switch 11j, fast forward confirmation switch 11k, always on, off setting switch 11l are connected to the digit output terminal F3 and setting input terminals A0 , A1, respectively.
~ Connected to B2 . Therefore, the setting states of these switches are digit output terminals F 0 , F 1 , F 2 ,
It is detected by the signal output from F3 , and this detection signal is supplied to setting input terminals A0 , A1 to B3, respectively. Further, 33 is an output circuit, and when the time set by the digital switch 11d arrives, a signal is output from the output terminal G0 of the arithmetic processing unit 20, and this signal turns on the transistor 33a, which turns on the light emitting element. 11h is turned on and the relay coil 33b is excited. As a result, the relay contact 33c is turned on, and devices (not shown) connected to the terminals 33d and 33e are operated. Further, when the time set by the digital switch 11f comes, the output circuit 33 is turned off and operates as a one-channel timer.
一方、CH1,CH2,CH3はそれぞれ前記時間設
定ユニツト12〜15が装着されるコネクタであ
る。このコネクタCH1,CH2,CH3はそれぞれ同
一機能を有するものであり、同一接片には同一符
号を付す。即ち、コネクタCH1のJ1,J2は演算処
理器20の7セグメント出力端子H0,H1に接続
され、コネクタCH2,CH3は同様に、それぞれ
H2,H3,I0,I1に接続される。また、コネクタ
CH1,CH2,CH3の接片J3,J4〜J14はそれぞれ演
算処理器20の設定入力端子A0,A1〜A3,B0〜
B3,C3〜C0に共通接続され、コネクタCH1,
CH2,CH3の接片J15はそれぞれ演算処理器20の
外部出力端子G3,G2,G1に接続される。さら
に、コネクタCH1,CH2,CH3の接片J16,J17は
それぞれ共通に直流電源VGG,VCCに接続され
る。 On the other hand, CH 1 , CH 2 , and CH 3 are connectors to which the time setting units 12 to 15 are respectively attached. These connectors CH 1 , CH 2 , and CH 3 each have the same function, and the same contact pieces are given the same reference numerals. That is, J 1 and J 2 of connector CH 1 are connected to 7-segment output terminals H 0 and H 1 of arithmetic processing unit 20, and connectors CH 2 and CH 3 are connected to
Connected to H 2 , H 3 , I 0 , I 1 . Also, the connector
The contacts J3 , J4 to J14 of CH1 , CH2 , and CH3 are the setting input terminals A0 , A1 to A3 , B0 to the arithmetic processor 20, respectively.
Commonly connected to B 3 , C 3 to C 0 , connector CH 1 ,
Contact pieces J 15 of CH 2 and CH 3 are connected to external output terminals G 3 , G 2 and G 1 of the arithmetic processing unit 20, respectively. Furthermore, contact pieces J 16 and J 17 of connectors CH 1 , CH 2 and CH 3 are commonly connected to DC power supplies V GG and V CC , respectively.
上記構成において、タイマー装置本体11の動
作について説明する。 In the above configuration, the operation of the timer device main body 11 will be explained.
表示部11aおよび曜日表示部11Cには時計
用集積回路26から出力される現在時刻および現
在曜日が常時表示される。そして、曜日設定用ス
イツチ11bによつてオン状態に設定された曜日
において、デイジタルスイツチ11dに設定され
た時間になると出力回路33が動作され、出力表
示用発光ダイオード11hが点灯さる。また、デ
イジタルスイツチ11fに設定された時間になる
と出力回路33が停止され発発ダイオード11h
が消灯される。 The current time and current day of the week output from the clock integrated circuit 26 are always displayed on the display section 11a and the day of the week display section 11C. Then, on the day of the week set to the on state by the day of the week setting switch 11b, at the time set by the digital switch 11d, the output circuit 33 is activated and the output display light emitting diode 11h is turned on. Furthermore, when the time set in the digital switch 11f is reached, the output circuit 33 is stopped and the ignition diode 11h is switched off.
is turned off.
現在時刻が間違つている場合は、オン時刻設定
用デイジタルスイツチ11dを正確な現在時刻に
合せ、時刻修正用スイツチ11iをオン状態とす
ることにより演算処理器20を介して時計用集積
回路26に現在時刻として記憶され、表示部11
aに正しい現在時刻が表示される。 If the current time is incorrect, set the on-time setting digital switch 11d to the accurate current time, turn on the time adjustment switch 11i, and the clock integrated circuit 26 It is stored as the current time, and the display unit 11
The correct current time is displayed in a.
曜日表示部11cに表示された現在の曜日が間
違つている場合は、曜日修正用スイツチ11jを
押すと、押す毎に発光素子が順次点灯され、現在
曜日として演算処理器20を介して時計用集積回
路26に記憶され、曜日表示部11cに正しい現
在曜日が表示される。 If the current day of the week displayed on the day of the week display section 11c is incorrect, press the day of the week correction switch 11j. Each time the switch 11j is pressed, the light emitting elements are lit up in sequence, and the current day of the week is displayed as the current day of the week via the arithmetic processor 20 for the clock. It is stored in the integrated circuit 26, and the correct current day of the week is displayed on the day of the week display section 11c.
早送確認用スイツチ11kを押すと、押し続け
ている間時刻のカウントが早送りされ、早送りさ
れた時刻により、装置本体11および時間設定ユ
ニツト12,13,14,15で設定したタイマ
ーの動作を行い、装置本体11および時間設定ユ
ニツト12,13,14,15の動作確認ができ
る。このスイツチ11kをオフ状態にすると再び
現在時刻に復帰し、設定したタイマー動作が行な
われる。 When the fast-forward confirmation switch 11k is pressed, the time count is fast-forwarded as long as the switch is kept pressed, and the timers set in the device main body 11 and time setting units 12, 13, 14, and 15 are operated according to the fast-forwarded time. , the operation of the main body 11 and time setting units 12, 13, 14, and 15 can be confirmed. When this switch 11k is turned off, the current time is returned again and the set timer operation is performed.
常時オン、オフ設定用スイツチ11lはスイツ
チを常時オンの位置に設定すると装置本体11お
よび各時間設定ユニツト12,13,14,15
の出力状態が常にオン状態とされ、タイマーに接
続された装置が強制的に動作される。常時オフの
位置に設定すると装置本体11および各時間設定
ユニツト12,13,14,15の出力状態が常
にオフ状態とされ、タイマーに接続された装置は
動作されない。このとき、時計、曜日機能、は正
常に動作される。このスイツチを常時オン、常時
オフの中間に設定すると通常のタイマー動作が行
なわれ、通常のタイマー動作表示部11mが点灯
される。 When the always-on/off setting switch 11l is set to the always-on position, the device main body 11 and each time setting unit 12, 13, 14, 15
The output state of the timer is always on, and the device connected to the timer is forced to operate. When set to the always-off position, the output state of the device body 11 and each time setting unit 12, 13, 14, 15 is always in the off state, and the devices connected to the timer are not operated. At this time, the clock and day of the week functions operate normally. When this switch is set between always on and always off, normal timer operation is performed and the normal timer operation display section 11m is lit.
次に、第3図を用いて各時間設定ユニツト1
2,13,14,15について説明する。尚、第
3図中第1図と同一部分には同一符号を付す。 Next, use Fig. 3 to set each time setting unit 1.
2, 13, 14, and 15 will be explained. Note that the same parts in FIG. 3 as in FIG. 1 are given the same reference numerals.
第3図a乃至dにおいて、各時間設定ユニツト
12,13,14,15にはそれぞれ前記コネク
タCH1,CH2,CH3の接片J1,J2〜J17に接続可能
な端子P1,P2〜P17が設けられる。時間設定ユニ
ツト12,13,14において、端子P1,P2は検
出信号入力端子であり、この端子P1,P2にはコネ
クタCH1,CH2,CH3の接片J1,J2を介して演算
処理器20の7セグメント出力端子H0,H1〜I2
より出力される信号(検出信号)が供給される。
端子P3,P4は各ユニツト毎に異なつた符号を構成
し、前記検出信号に応じてユニツト識別信号を出
力するものであり、この端子P3,P4から出力され
る信号はコネクタCH1,CH2,CH3の接片J3,J4
を介して演算処理器20の設定入力端子C0,C1
に供給される。演算処理器20ではこの信号よ
り、コネクタCH1,CH2,CH3に何れの時間設定
ユニツトが装着されているか判断される。また、
端子P6〜P14には各時間設定信号が出力され、こ
の信号はコネクタCH1,CH2,CH3の接片J6〜J14
を介して演算処理器20の設定入力端子A0〜
A3,B0〜B3,C3に供給される。演算処理器20
ではこの時間設定信号により、各ユニツトに対応
したタイマー動作が行なわれる。さらに、端子
P15〜P17は後述する出力回路に接続される。端子
P15には設定した時刻に演算処理器20の出力端
子G1,G2,G3より出力された信号が各コネクタ
CH1,CH2,CH3の接片J15を介して供給され、端
子P16,P17にはそれぞれコネクタCH1,CH2,
CH3の接片J16,J17を介して直流電源VGG,VCC
が供給される。 In FIGS. 3a to 3d, each time setting unit 12, 13, 14, 15 has a terminal P1 connectable to the contacts J1 , J2 to J17 of the connectors CH1 , CH2 , CH3, respectively. , P 2 to P 17 are provided. In the time setting units 12, 13, and 14, terminals P 1 and P 2 are detection signal input terminals, and these terminals P 1 and P 2 have contact pieces J 1 and J 2 of connectors CH 1 , CH 2 , and CH 3 . 7 segment output terminals H 0 , H 1 to I 2 of the arithmetic processor 20 via
A signal (detection signal) output from the sensor is supplied.
Terminals P 3 and P 4 constitute a different code for each unit and output a unit identification signal according to the detection signal, and the signals output from these terminals P 3 and P 4 are connected to connector CH 1 . , CH 2 , CH 3 contact pieces J 3 , J 4
Setting input terminals C 0 , C 1 of the arithmetic processor 20 via
is supplied to Based on this signal, the arithmetic processor 20 determines which time setting unit is attached to the connectors CH 1 , CH 2 , and CH 3 . Also,
Each time setting signal is output to the terminals P 6 to P 14 , and this signal is sent to the contacts J 6 to J 14 of the connectors CH 1 , CH 2 , and CH 3 .
The setting input terminal A 0 of the arithmetic processor 20 through
It is supplied to A 3 , B 0 to B 3 , and C 3 . Arithmetic processor 20
In response to this time setting signal, a timer operation corresponding to each unit is performed. Additionally, the terminal
P15 to P17 are connected to an output circuit described later. terminal
At P15 , the signals output from the output terminals G1 , G2 , and G3 of the arithmetic processor 20 at the set time are sent to each connector.
CH 1 , CH 2 , CH 3 are supplied via contact piece J 15 , and terminals P 16 , P 17 are supplied with connectors CH 1 , CH 2 , CH 3 , respectively.
DC power supply V GG , V CC via contacts J 16 , J 17 of CH 3
is supplied.
ここで、各時間設定ユニツト12,13,1
4,15についてさらに説明する。 Here, each time setting unit 12, 13, 1
4 and 15 will be further explained.
第3図aに示す時間設定ユニツト12におい
て、端子P1とP3はダイオード12aによつて接続
され、端子P1,P2より供給された信号はデイジタ
ルスイツチ12b,12cおよびAM,PM設定
用スイツチ12d,12eに供給される。この
AM,PM設定用スイツチ12d,12eの出力
信号はダイオード12f,12gを介して端子P6
に供給され、デイジタルスイツチ12b,12c
の出力信号はダイオードアレー12h,12iを
介して端子P7〜P14に供給される。また、端子
P15,P16,P17には出力回路12jが接続され
る。この出力回路12jにおいて、12kは端子
P15に供給される信号によつて動作されるトラン
ジスタ、12lはこのトランジスタ12kによつ
て点滅される表示用発光素子、12mは同じくト
ランジスタ12kの動作により励磁されるリレー
コイル12nは外部接続端子12o,12pに接
続され、リレーコイル12mの動作により制御さ
れるリレー接点である。 In the time setting unit 12 shown in FIG. 3a, terminals P 1 and P 3 are connected by a diode 12a, and signals supplied from terminals P 1 and P 2 are used for digital switches 12b and 12c and for setting AM and PM. The signal is supplied to switches 12d and 12e. this
The output signals of AM and PM setting switches 12d and 12e are sent to terminal P6 via diodes 12f and 12g.
and digital switches 12b, 12c
The output signals of are supplied to terminals P 7 to P 14 via diode arrays 12h and 12i. Also, the terminal
An output circuit 12j is connected to P 15 , P 16 , and P 17 . In this output circuit 12j, 12k is a terminal
A transistor is operated by a signal supplied to P15 , 12l is a display light emitting element that is blinked by this transistor 12k, and 12m is a relay coil 12n which is also excited by the operation of transistor 12k and is connected to an external connection terminal 12o. , 12p, and is a relay contact controlled by the operation of the relay coil 12m.
上記構成の時間設定ユニツト12はデイジタル
スイツチ12bで設定した時間になると出力回路
12jがオン状態となり、デイジタルスイツチ1
2cで設定した時間になると出力回路12jがオ
フ状態となる1チヤンネルタイマーとして動作す
る。この時間設定ユニツト12はタイマー装置本
体11のコネクタCH2,CH3にそれぞれ設けるこ
とが可能であるとともに、他の時間設定ユニツト
と組合せることにより多チヤンネルタイマーとし
て使用することができる。 In the time setting unit 12 having the above configuration, when the time set by the digital switch 12b is reached, the output circuit 12j is turned on, and the digital switch 1 is turned on.
When the time set in step 2c is reached, the output circuit 12j is turned off and operates as a one-channel timer. This time setting unit 12 can be provided in each of the connectors CH 2 and CH 3 of the timer main body 11, and can be used as a multi-channel timer by combining with other time setting units.
第3図bに示す時間設定ユニツト13におい
て、端子P1とP4はダイオード13aによつて接続
され、端子P1,P2より供給された信号はデイジタ
ルスイツチ13b、スライドスイツチ13c,
AM,PM設定用スイツチ13dに供給される。
このAM,PM設定用スイツチ13dの出力信号
はダイオード13iを介して端子P6に供給され、
デイジタルスイツチ13b、スライドスイツチ1
3cの出力信号はそれぞれダイオードアレー13
e、ダイオードマトリクス13fを介して端子P7
〜P14に供給される。また、端子P15,P16,P17に
は前記出力回路12jと同一構成の出力回路13
gが接続される。この出力回路13gにおいて、
13hは出力表示用発光素子である。 In the time setting unit 13 shown in FIG. 3b, the terminals P 1 and P 4 are connected by a diode 13a, and the signals supplied from the terminals P 1 and P 2 are transmitted to the digital switch 13b, the slide switch 13c,
The signal is supplied to the AM and PM setting switch 13d.
The output signal of this AM/PM setting switch 13d is supplied to the terminal P6 via the diode 13i.
Digital switch 13b, slide switch 1
The output signals of 3c are each diode array 13
e, terminal P 7 via diode matrix 13f
~Supplied to P14 . Furthermore, an output circuit 13 having the same configuration as the output circuit 12j is connected to the terminals P 15 , P 16 , and P 17 .
g is connected. In this output circuit 13g,
13h is a light emitting element for output display.
上記構成の時間設定ユニツト13はデイジタル
スイツチ13bで設定された時刻になると出力回
路13gがオン状態となりスライドスイツチ13
cで設定した時間の間オン状態とされる。そし
て、これ以後はオフ状態とされる。このユニツト
13もタイマー装置本体11のコネクタCH1,
CH3に設けることが可能であるとともに、他のユ
ニツトと組合せることにより多チヤンネルタイマ
ーとして使用することができる。 In the time setting unit 13 having the above configuration, when the time set by the digital switch 13b comes, the output circuit 13g is turned on and the slide switch 13 is turned on.
It remains on for the time set in c. After this, it is turned off. This unit 13 also connects to the connector CH 1 of the timer device main body 11,
It can be installed in CH 3 , and can also be used as a multi-channel timer by combining with other units.
第3図cに示す時間設定ユニツト14におい
て、端子P1はダイオード14a,14bを介して
端子P3,P4に接続される。端子P1,P2より入力さ
れた信号はスライドスイツチ14c,14dに供
給され、このスライドスイツチ14c,14dの
出力信号はダイオードマトリクス14e,14f
によつてBCDコードに変換され端子P7〜P14に供
給される。また、端子P15,P16,P17には前記出
力回路12jと同一構成の出力回路14gが接続
される。この出力回路14gにおにて14hは出
力表示用発光素子である。 In the time setting unit 14 shown in FIG. 3c, terminal P 1 is connected to terminals P 3 and P 4 via diodes 14a and 14b. Signals input from terminals P 1 and P 2 are supplied to slide switches 14c and 14d, and output signals from these slide switches 14c and 14d are supplied to diode matrices 14e and 14f.
The code is converted into a BCD code and supplied to terminals P7 to P14 . Furthermore, an output circuit 14g having the same configuration as the output circuit 12j is connected to the terminals P 15 , P 16 , and P 17 . In this output circuit 14g, 14h is a light emitting element for output display.
上記構成の時間設定ユニツト14はタイマー装
置本体11のデイジタルスイツチ11d,11f
で設定した時間範囲内において、スライドスイツ
チ14cで設定した時間の間出力回路14gがオ
ン状態となり、スライドスイツチ14dで設定し
た時間の間オフ状態となる動作が繰返される。こ
のユニツト14もタイマー装置本体11の他のコ
ネクタCH1,CH2に設けることが可能であるとと
もに、他のユニツトと組合せることにより多チヤ
ンネルタイマーとして使用することができる。 The time setting unit 14 configured as described above is connected to the digital switches 11d and 11f of the timer device main body 11.
Within the time range set in , the output circuit 14g is turned on for the time set by the slide switch 14c and turned off for the time set by the slide switch 14d, which is repeated. This unit 14 can also be provided in other connectors CH 1 and CH 2 of the timer main body 11, and can be used as a multi-channel timer by combining with other units.
第3図dに示す時間設定ユニツト15はタイマ
ー装置本体11のデイジタルスイツチ11d,1
1fを用いて複数種の時間設定を行なうものであ
る。即ち、端子P1はダイオード15aを介してユ
ニツト識別信号を出力する端子P5に接続される。
また、端子P1より供給された信号は設定用スイツ
チ15b、クリア用スイツチ15c、確認用(オ
ン、オフ)スイツチ15d,15eを介して端子
P11〜P14に供給されるようになされている。端子
P3,P4には抵抗15f,15gを介してそれぞれ
トランジスタ15h,15iのベースが接続さ
れ、このトランジスタ15h,15iのコレクタ
には動作表示用発光素子15j、設定数オーバー
表示用発光素子15kのカソードがそれぞれ接続
される。この発光素子15j,15kのアノード
は抵抗15l,15mを介してトランジスタ15
nのコレクタに接続される。このトランジスタ1
5nのエミツタは端子P17に接続され、ベースは
抵抗15oを介してトランジスタ15pのコレク
タに接続される。このトランジスタ15pのベー
スは抵抗15qを介して端子P6に接続され、エミ
ツタは前記トランジスタ15h,15iのエミツ
タとともに端子P16に接続される。 The time setting unit 15 shown in FIG.
1f is used to set multiple types of time. That is, the terminal P1 is connected via the diode 15a to the terminal P5 which outputs the unit identification signal.
In addition, the signal supplied from the terminal P1 is passed through the setting switch 15b, the clearing switch 15c, and the confirmation (on/off) switches 15d, 15e to the terminal.
It is designed to be supplied to P 11 to P 14 . terminal
The bases of transistors 15h and 15i are connected to P 3 and P 4 via resistors 15f and 15g, respectively, and the collectors of these transistors 15h and 15i are connected to a light-emitting element 15j for indicating operation and a light-emitting element 15k for indicating that the set number has exceeded. The cathodes are connected to each other. The anodes of the light emitting elements 15j and 15k are connected to the transistor 15 through resistors 15l and 15m.
connected to the collector of n. This transistor 1
The emitter of transistor 5n is connected to terminal P17 , and the base is connected to the collector of transistor 15p via resistor 15o. The base of this transistor 15p is connected to a terminal P6 via a resistor 15q, and its emitter is connected to a terminal P16 together with the emitters of the transistors 15h and 15i.
上記構成の時間設定ユニツト15はタイマー装
置本体11のデイジタルスイツチ11d,11f
でオン、オフ時刻を設定し、設定スイツチ15b
を押すことにより、この時刻が演算処理器20に
記憶される。オン、オフ時刻の設定個数は例えば
各4種類であり、設定個数が4種類になるとオー
バー表示用発光素子15kが点灯される。動作中
表示用発光素子15jはこのユニツト15によつ
て時刻が設定されている場合に点灯される。クリ
ア用スイツチ15cを押すと、記憶された総べて
の設定時刻が消去され、動作中表示用発光素子1
5jおよびオーバー表示用発光素子15kが消灯
される。確認用スイツチは15dを押すと、押す
毎に設定した順序でオン時刻がタイマー装置本体
11の表示部11aに表示され、15eを押す
と、押す毎に設定した順序でオフ時刻が表示部1
1aに表示される。このスイツチ11d,11e
をオフ状態とすると、表示部11aは数秒経過後
に現在時刻が自動的に表示される。 The time setting unit 15 configured as described above is connected to the digital switches 11d and 11f of the timer device main body 11.
Set the on/off time with the setting switch 15b.
By pressing , this time is stored in the arithmetic processor 20. The set number of on and off times is, for example, four types each, and when the set number reaches four types, the over display light emitting element 15k is turned on. The in-operation display light emitting element 15j is turned on when the time is set by this unit 15. When the clear switch 15c is pressed, all the memorized set times are erased and the light emitting element 1 for displaying the operating status is cleared.
5j and the over display light emitting element 15k are turned off. When the confirmation switch 15d is pressed, the on time is displayed on the display section 11a of the timer device main body 11 in the set order each time it is pressed, and when the confirmation switch 15e is pushed, the off time is displayed on the display section 1 in the set order every time the confirmation switch is pressed.
1a. This switch 11d, 11e
When the display section 11a is turned off, the current time is automatically displayed on the display section 11a after a few seconds have passed.
上記実施例によれば、演算処理器20を有する
タイマー装置本体11に演算処理器20と接続さ
れた複数のコネクタCH1,CH2,CH3を設け、こ
のコネクタCH1,CH2,CH3に所定の時刻設定機
能を有する時間設定ユニツト12〜15を挿脱可
能に配設している。したがつて、所望の時刻設定
機能のみをタイマー装置本体11に与えることが
可能であるため、タイマー装置の無駄な構成を防
止することが可能である。 According to the above embodiment, the timer device main body 11 having the arithmetic processor 20 is provided with a plurality of connectors CH 1 , CH 2 , CH 3 connected to the arithmetic processor 20 , and the connectors CH 1 , CH 2 , CH 3 are connected to the arithmetic processor 20 . Time setting units 12 to 15 having a predetermined time setting function are removably installed in the unit. Therefore, since it is possible to provide only the desired time setting function to the timer device main body 11, it is possible to prevent unnecessary configuration of the timer device.
また、演算処理器20とコネクタCH1,CH2,
CH3とを共通接続し、演算処理器20によつてコ
ネクタCH1,CH2,CH3に接続された各時間設定
ユニツトを判別するとともに、各時間設定ユニツ
ト12〜15に応じたタイマー動作を行なうよう
にしている。したがつて、時間設定ユニツト12
〜15を何れのコネクタに接続することも可能で
あるため、多機能のタイマーを容易に構成するこ
とが可能である。 In addition, the arithmetic processor 20 and the connectors CH 1 , CH 2 ,
The arithmetic processor 20 identifies each time setting unit connected to the connectors CH 1 , CH 2 , and CH 3 , and performs timer operation according to each time setting unit 12 to 15. I try to do it. Therefore, the time setting unit 12
15 can be connected to any connector, so it is possible to easily configure a multifunctional timer.
以上、詳述したようにこの考案によれば、必要
とする機能のみを任意に設定することができ、装
置構成の無駄を防止することが可能なタイマー装
置を提供できる。 As described in detail above, according to this invention, it is possible to provide a timer device in which only necessary functions can be arbitrarily set, and waste in device configuration can be prevented.
図面はこの考案に係わるタイマー装置の一実施
例を示すもので、第1図aは全体を示す構成図、
同図bは時間設定ユニツトを取出して示す構成
図、第2図はタイマー装置本体の回路構成図、第
3図a乃至dはそれぞれ異なる時間設定ユニツト
の回路構成図である。
11……タイマー装置本体、11a……表示
部、11d,11f……デイジタルスイツチ、1
2,13,14,15……時間設定ユニツト、2
0……演算処理器、CH1,CH2,CH3……コネク
タ。
The drawings show an embodiment of the timer device according to this invention, and FIG. 1a is a block diagram showing the entire structure;
FIG. 2B is a block diagram showing the time setting unit taken out, FIG. 2 is a circuit block diagram of the main body of the timer device, and FIGS. 3A to 3D are circuit diagrams of different time setting units. 11...Timer device main body, 11a...Display section, 11d, 11f...Digital switch, 1
2, 13, 14, 15...Time setting unit, 2
0...Arithmetic processor, CH1 , CH2 , CH3 ...Connector.
Claims (1)
器とオン時刻およびオフ時刻をそれぞれ設定する
スイツチとを有し、設定された時刻にオンおよび
オフ動作を行なうタイマー装置において、前記演
算処理器の共通入出力端に接続されたコネクタ
と、このコネクタに挿脱可能に設けられ前記演算
処理器より出力される検出信号に応じてユニツト
識別信号を出力する回路および所定の時間を設定
する複数のスイツチが配設された時間設定ユニツ
トとを具備したことを特徴とするタイマー装置。 In a timer device that uses an arithmetic processor and has a display that displays the current time and a switch that sets an on time and an off time, and that performs on and off operations at set times, the arithmetic processor is A connector connected to a common input/output terminal, a circuit that is removably installed in this connector and outputs a unit identification signal in response to a detection signal output from the arithmetic processor, and a plurality of switches that set a predetermined time. 1. A timer device comprising: a time setting unit in which a time setting unit is provided.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14517281U JPS5849287U (en) | 1981-09-30 | 1981-09-30 | timer device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14517281U JPS5849287U (en) | 1981-09-30 | 1981-09-30 | timer device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5849287U JPS5849287U (en) | 1983-04-02 |
| JPS6146478Y2 true JPS6146478Y2 (en) | 1986-12-27 |
Family
ID=29938114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14517281U Granted JPS5849287U (en) | 1981-09-30 | 1981-09-30 | timer device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5849287U (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS633705U (en) * | 1986-06-26 | 1988-01-11 | ||
| JPH0826592B2 (en) * | 1987-09-29 | 1996-03-13 | ドーエイ外装有限会社 | Building joint equipment |
| JPS6490343A (en) * | 1987-09-30 | 1989-04-06 | De A Gaiso Kk | Joint apparatus of building |
| JPH0423127Y2 (en) * | 1987-10-09 | 1992-05-28 | ||
| JPH086378B2 (en) * | 1987-10-21 | 1996-01-24 | ドーエイ外装有限会社 | Joint device for side wall of passage |
| JPH0755204Y2 (en) * | 1990-07-26 | 1995-12-20 | ドーエイ外装有限会社 | Joint cover device |
-
1981
- 1981-09-30 JP JP14517281U patent/JPS5849287U/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5849287U (en) | 1983-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0346738B2 (en) | ||
| JPS6146478Y2 (en) | ||
| US8957588B1 (en) | Lighting controller | |
| JP2000283840A (en) | Photometric equipment | |
| US3965743A (en) | Automatic on-off electronic switch | |
| EP3951280A1 (en) | Method for controlling start of purification function of air conditioner | |
| US4025774A (en) | Timing apparatus including electronic calculator circuits | |
| JP2020073925A (en) | Electronic clock, information acquisition control method and program | |
| JP2018141647A (en) | Electronic timepiece, information acquisition control method and program | |
| JPS6114160Y2 (en) | ||
| JPS6212309Y2 (en) | ||
| JP4857805B2 (en) | Remote control device and remote control system | |
| JPS6222953Y2 (en) | ||
| CN212254352U (en) | Temperature measuring gun capable of continuously measuring temperature | |
| JPH0127297Y2 (en) | ||
| JPS6324476Y2 (en) | ||
| JPS6218880B2 (en) | ||
| JPS601436Y2 (en) | digital clock with indicator | |
| JPH0317351Y2 (en) | ||
| JPH0724912Y2 (en) | Charger capacity switching setting device | |
| JPS6223152Y2 (en) | ||
| KR0116691Y1 (en) | Battery capacity display on the remote controller | |
| JPS6020077Y2 (en) | timer | |
| JPS6220028Y2 (en) | ||
| KR20030033905A (en) | electron style time swich |