JPS6147531U - スイツチ入力保持用ｄフリツプフロツプ - Google Patents

スイツチ入力保持用ｄフリツプフロツプ

Info

Publication number
JPS6147531U
JPS6147531U JP13221084U JP13221084U JPS6147531U JP S6147531 U JPS6147531 U JP S6147531U JP 13221084 U JP13221084 U JP 13221084U JP 13221084 U JP13221084 U JP 13221084U JP S6147531 U JPS6147531 U JP S6147531U
Authority
JP
Japan
Prior art keywords
flip
flop
holding switch
switch input
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13221084U
Other languages
English (en)
Inventor
素行 氏家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP13221084U priority Critical patent/JPS6147531U/ja
Publication of JPS6147531U publication Critical patent/JPS6147531U/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】 第１図は本考案の実施例を示す回路図、第２図は実施例
の各部の波形を示すタイミングチャート図、第３図及び
第５図は従来の回路構成を示す回路図、第４図及び第６
図は各々第３図及び第５図の回路の各部の波形を示すタ
イミングチャート図である。 主な図番の説明、１・・・スイッチ、３・・・積分回路
、７・・・Ｄフリツプフロツプ、１２・・・シュミット
インバータ。

Claims (1)

    【実用新案登録請求の範囲】
  1. スイッチ信号をチヤタリング除去用の積分回路を介して
    クロツク端子に入力し、Ｑ出力端子をデータ端子に接続
    したＤフリツプフロツプであって、該Ｄフリツプフロツ
    プ回路内部の前記クロツク端子の入力段にシュミットイ
    ンバータを挿入したことを特徴とするスイッチ入力保持
    用Ｄフリツプフロツプ。
JP13221084U 1984-08-30 1984-08-30 スイツチ入力保持用ｄフリツプフロツプ Pending JPS6147531U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13221084U JPS6147531U (ja) 1984-08-30 1984-08-30 スイツチ入力保持用ｄフリツプフロツプ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13221084U JPS6147531U (ja) 1984-08-30 1984-08-30 スイツチ入力保持用ｄフリツプフロツプ

Publications (1)

Publication Number Publication Date
JPS6147531U true JPS6147531U (ja) 1986-03-29

Family

ID=30690774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13221084U Pending JPS6147531U (ja) 1984-08-30 1984-08-30 スイツチ入力保持用ｄフリツプフロツプ

Country Status (1)

Country Link
JP (1) JPS6147531U (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5922534B2 (ja) * 1980-11-15 1984-05-28 松下電工株式会社 マツサ−ジ機

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5922534B2 (ja) * 1980-11-15 1984-05-28 松下電工株式会社 マツサ−ジ機

Similar Documents

Publication Publication Date Title
JPS60109102U (ja) デジタル制御回路
JPS607156U (ja) マスマ−カ回路
JPS5927632U (ja) Ａ／ｄ変換器
JPS5927633U (ja) デイジタルｉｃ
JPS5999298U (ja) ダイナミツクメモリのアクセスタイミング回路
JPS617151U (ja) 同期化回路
JPS6044320U (ja) チヤタリング除去回路
JPS58141629U (ja) 発振回路
JPS59157335U (ja) 多相クロツク発生回路
JPS586435U (ja) 多重位相発生回路
JPS59192741U (ja) Ｃｍｉ符号クロツク抽出回路
JPS6055125U (ja) 反転信号発生回路
JPS61334U (ja) トライステ−トゲ−ト素子チツプ
JPS60127033U (ja) 論理回路の出力回路
JPS58114598U (ja) Ｃｃｄ入出力回路
JPS5811332U (ja) 波形整形回路
JPS60129746U (ja) アツプダウンカウンタ
JPS599425U (ja) スイツチ回路
JPS6040165U (ja) 同期分離回路
JPS58123393U (ja) 電子式タイムスイツチ
JPS6059632U (ja) 位相比較器
JPS6335154U (ja)
JPS5934393U (ja) 検査端子を設けた集積回路
JPS60169960U (ja) クロツク信号抽出回路
JPS60132699U (ja) 集積回路