JPS6149239A - 情報処理装置及びエミユレ−シヨン装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ駆動方式又はイベント駆動方式の情報処
理装置に関し、更に詳述すれば斉一なハードウェア構造
を有するモジュールの複数に各別の機能を設定してこれ
らを組合せた構造を有し、高速処理が可能であり、或い
は装置設計が容易である情報処理装置及びこれを利用し
たエミュレーション装置を提案するものである。

〔発明の背景〕

並列処理方式のコンピュータとしてデータ駆動方式のマ
シンがある。これは第２図に示すように演算ノー［′Ｘ
と称する演算要素に、演算に必要な総てのトークン（デ
ータ値）が人力されるとその演算が実行されて、即ち演
算ノードの関数（入力定義域内の入力に対し出力を定獲
するもの）が実行されてここから出力されるように処理
を行っていくことを計算原理としており、この計算原理
自体の中に並列実行可能性を備えており、高速の処理を
行える可能性を秘めている。またプログラム。

関数が設定されている演算ノードＸ、分流を表わすコピ
ー・ノードＹ及びデータの併合を表わすマージ・ノード
、並びにこれらの間でのデータの流れを表わすアークＺ
等を用いた図的言語によって記される等の特徴を有して
いる。

本発明はこのようなコンピュータに関するものであって
、設計、製造の標準化が可能であり、多様な仕様に容易
に対応できる柔軟性を有し、更に高速処理が可１１シで
ある情報処理装置及びこれを用いて構成され、データ駆
動方式又は並列処理型のコンピュータに用いる言語につ
いての実験を効果的に行わせるためのエミュレーション
装置を提供せんとするものである。

〔発明の構成〕

本発明に係る情報処理装置はいずれも単数又は複数の入
力ポート、出力ポート、演算部、記１０ｇ部及び制御部
を存し、その情報処理機能を前記記１．ａ部に任意に設
定できる情報処理モジュールの複数に所要の機能を各別
に設定し、データ駆動方式の処理を実行させるべく夫々
の入力ポート、出力ポートを用いて有機的に結合してあ
り、処理対象データには行き先アドレスを有せしめて各
情報処理モジュールを巡回させるべくなしたことを特徴
とする。

但し、上記情報処理モジュールはノイマン型マシンとし
て構成されている。また同一機能を有するモジュールを
複数備えて、負荷をこれらに分散して処理する構成とし
てある。

なお本発明はデータ駆動方式のものだけではなく同様の
並列処理方式であるイベント駆動方式のものにも適用で
きる。

そして本発明の情報処理装置はデータ駆動方式という未
だ開発途上にある新しい概念に基づくものであり、この
方式のエミュレータとして有用である。本発明のエミュ
レーション装置は本発明の情報処理装置をエミュレータ
として用い、これと同様に斉一な情報処理モジュールを
用いて構成され、エミュレータ内データ流を観測する観
測装置を備え、さらにエミュレータに対するデータの入
力、出力及び観測装置からのデータ収集を行うホストコ
ンピュータを備えている。

〔実施例〕

以下まず本発明装置の構成要素として重要な情報処理モ
ジュールについて説明する。

〔情報処理モジュール〕

この情報処理モジュールは、第３図に示す如きハードウ
ェア構成を有している。図において６０は情報処理のモ
ジュールの制御中枢となる中央制御部であって、マイク
ロプログラム方式のデータ処理装置として構成されてい
る。即ち１６ビノト構成のデータバスｌＯに接続されて
おり、後述する主記憶装置５２に格納されているマクロ
プログラムを取込んで格納する８ビツトの命令レジスタ
６１、後述する各回路部から入力される状態信号により
シーケンサ６２に所要の制御信号を与える条件選択回路
６５、ＭＭ沢回路６５からの入力及びパイプラインレジ
スタ６４からの入力に従って制御され、また命令レジス
フ６工の出力を受けてマイクロ命令の順序制御を行うシ
ーケンサ６２、マイクロプログラムを書込むマイクロ・
プログラム・メモリ６３及びその出カレジスクとなるパ
イプラインレジスタ６４からなっている。パイプライン
レジスタ６４の出力はこの中央制御部６０のマイクロ・
プログラム・メモリ６３及びシーケンサ６２０制御信号
及び中央制御部６０外の各部の制御信号となっている。

マイクロ・プログラム・メモリ６３は固定されたマイク
ロプログラムが書込んである領域と使用者が自由にマイ
クロプログラムを書込み得る領域とを備えており、以下
前者の領域をＣＲＯＭ、後者の領域をＷＣＳと称する。

５２はマクロプログラム及びモジュール外から入力され
たデータを夫々に格納する領域を備えた主記憶装置であ
り、その書込、続出アドレスを指示するアドレスレジス
タ／カウンタ５１を備えている。

これらはいずれもデータバス１０に接続されており、ま
た主記憶装置５２にはパイプラインレジスタ６４から制
御信号が与えられる。

４０は演算部であり、演算処理ユニット４１及び演算命
令制御回路４２からなる。演算処理ユニット４１は主記
憶装置５２に格納されたデータ又は後述する各種入力ポ
ートから入力されたデータをデータバス１０を介して取
込んでその演算を行うものであり、演算命令制御回路４
２によって制御される。この演算命令制御回路４２はパ
イプラインレジスタ６４からの制御信号を受け、また条
件選択回路６５へ状態信号を発する。

次に入出力ポートについて説明する。このモジュールに
は並列の入力専用のポート１１、出力専用のポート１３
、同じく並列の入出力ポート２１，２３、更には直列の
入力専用のポート３１及び出力専用のポート３２が設け
られており、並列ポートについてはいずれも１６ビツト
構成となっている。並列のポートＩＬ１３．２１．２３
にはファーストイン・ファーストアウト型のバッファレ
ジスフ（以下ＦＩＦＯという）１２．１４，２２．２４
が夫々設けられており、入出力すべきデータ、特に複数
ワード（実施例では１６ワード）のデータつまりブロッ
クデータ（パケット）のｔＨｔｉ記憶を行わせるように
してある。並列の入力ポート１１と出力ポート１３との
間には入力ポート１１に入力されたデータを直接出力ポ
ート１３へ転送するためのデータ転送線１６が設けられ
ている。

また直列の入力ポート３１と出力ポート３２との間にも
同様のデータ転送線３４が設けられている。

制御回路１５は並列の入力ポート１１及び出力ポート１
３のローカル制御を行うためのものであり、入力ポート
１１へ入力されたデータの内容、ＦＩＦＯ１２、／１ｉ
ｌｉ算処理ユニット４１等の状態に応じてデータ転送線
１６．出力ポート１３を介して他モジュールへデータを
転送し、ＦＩＦＯ１２に取込み、又は演算処理ユニット
４１若しくは主記憶装置５２ヘデータを転送する。

またＦＩＦＯ１４へのデータ格納、続出、出力ポート１
３からのデータ出力等も制御する。

制御回路２５　、２６は人、出力ポート２１．２３夫々
のローカル制御を行うものであり、データの入出力、Ｆ
ＴＦＯ２２，２４へのデータ格納、読出しを入力された
データの内容、ＦＩＦＯ２２，２４、演算処理ユニット
４１等の状態に応じて制御する。

制御回路３３は直列の入力ポート３１及び出力ポート３
２０ローカル制御を行うためのものであり、入力ポート
３１へ入力されたデータの内容、主記憶装置５２、マイ
クロ・プログラム・メモリ６３等の状態に応じてデータ
転送線３４、出力ポート３２を介して他モジュールへデ
ータを転送し、又は主記憶装置５２若しくはマイクロ・
プログラム・メモリ６３ヘデータを転送する。

以上その概要を説明した各部の構成につき更に詳しく説
明する。

〔直列ポート〕

まず直列のポート３１．３２を第４図に基づいて説明す
る。この入力ポート３１はこの実施例では主として主記
憶装置５２に格納すべきマクロプログラム及びマイクロ
・プログラム・メモリ６３のＷＣ３に格納すべきマイク
ロプログラムの入力ポートとして用いられる。各モジュ
ールはこれらのプログラムによって夫々に固有の機能が
付される。このようなプログラム等を受信する受信専用
モードにあっては入力ポート３１でそのレシーバ／デコ
ーダ３１１にて当該モジュールに送られてきたデータを
受取り、直並列変換し、これをそのフォーマツタ３１２
で１６ビツトに再生してデータバス１０へ送出する。

送信専用モードではデータバス１０上の１６ビツトのデ
ータを出力ポート３２のセレクタ３２２にて選択して拾
い上げここで上位、下位バイトに分離し、トランスミッ
ク／エンコーダ３２１に逐次ロードしてここで並直列変
換して送出する。この送信専用モードではデータの受信
を禁じるために他のモジュールに対し入力ポート３１か
らデータの送信を禁止させるべき信号ＷＡＩＴを出力す
る。

ポート３１．３２の動作には受信専用モード、送信専用
モードの外にトランスファモードがある。これはレシー
バ／デコーダ３１１からデータ転送線３４を介してトラ
ンスミツク／エンコーダ３２１ヘハイト単位でデータ転
送し、更にデータ転送方向の下流側のモジュールへ転送
するモードである。この場合においても受信専用モード
と同様にフォーマツタ３１２からデータバス１０ヘデー
タを読出す。従って特別な場合以外はトランスファモー
ドにて動作させることによって入力データの取込みと下
流側のモジュールへの転送とが同時的に行なえる。

従って実行停止割込命令のデータが転送されてきた場合
にはそれが当該モジュールの中央制御１１部６０に取込
まれて割込処理が開始されると共にデータ転送線３４を
介して上位モジュールへ転送され、該上位モジュールに
おいても同様の割込が行われることになる。

〔並列ポート〕

次に並列のポートについて説明する。入力専用のポート
１１及び出力専用のポート１３はモジュール間での１対
１のハンドシェイク転送と、複数のモジュール間でのデ
ィジーチェイン転送とを行い得るように構成してあり、
また入出力ポート２Ｌ２３は入出力の切換えが可能であ
ってハンドシェイク転送のみが行なえるように構成して
ある。但し入出力ポート２１．２３もディジーチェイン
転送の先端又は末尾のポートとして使用できる構成とし
ている（第８図参照）。

第５図は入力専用のポート１１及び出力専用のポート１
３を示している。入力ポート１１本体はラッチ１１１　
とその端子にて、また出力ポート１３本体は出力のため
のラインと若干のゲート（図示せず）によって構成され
ている。ラッチ１１１はディジーチェイン転送の場合に
１モジユールあたり１クロック分遅らせて送出するため
の遅延回路として設けたものである。制御回路１５は中
央制御部６０から与えられる制御信号を受けてそれを保
持し、各ポートの性格を決定させるコマンドレジスタ１
５１，１５２、ディジーチェイン転送を行わせる場合の
機能骨１１ｋ（ｌ＆述）のためのコンパレータ１５３、
同じく負荷分散（後述）のための制御信号を発生する機
能を有するディジーチェインコントロール部１５４．デ
ータ転送線１６の途中に介装されて入力ポート１１から
出力ポート１３へのデータ転送を制御するトランスファ
ゲート１５５及び入力ポート１１及び出力ポート１３を
各制御するローカルシーケンサ１５６，１５７からなる
。

第６図は入出力ポート２１（又は２３）の構造を示して
いる。入出力ポート２１は４つのスイッチ用バッファ２
１１，２１２，２１３，２１４を備え、これらを用いて
入力用又は出力用に切換えられる。制御回路２５は上記
同様のコマンドレジスタ２５１及びローカルシーケンサ
２５２からなる。

次にこれら並列のポートを使用したデータ転送について
述べる。まずハンドシェイク転送は他のモジュールと１
対１で行う転送であり、１６ビソト１６ワード（ＦｒＦ
０１２，１４．２２又ハ２４）容ｆｆ１）（Ｄフロ、。

クデータ転送が可能である。ハンドシェイク転送は第７
図に示すように送出側モジュールＦＩＳの例えば出力専
用ポート１３から受取側モジュール肝の例えば入力専用
ポート１１へデータを転送するように行われるが、その
外にブロックデータが有効であり、これを送出中である
ことを示す信号ＴＲ及び受取側モジュールＭｌ？が何ら
かの理由でデータを受取ることができない状態を示す信
号ＷＡＩＴの送受もこれに付随して行われる。

第１９図はハンドシェイク形の結合をなすモジュールＭ
を多段に縦続接続した場合の実施例であり、パイプライ
ン状分散処理に有効な接続例である。

次にディジーチェイン転送につき説明する。この転送は
１つの出力ポートと複数の入力ポートとの間又は複数の
出力ポートと１つの入力ポートとの間で行う転送である
。第８図（イ）、（ロ）はディジーチェイン転送を行う
場合の接続方法を示し、夫々のモジュールＭの入カポ−
［１及び出力ポート１３を用いて縦続接続していく。

このモジュールによるディジーチェイン転送では次に説
明するように複数のモードを有しており、このためデー
タ転送のためのバスの外に多数の信号線を用いて各モジ
ュールが接続される。

１五光致孟二上〔第８図（イ）の接続による〕負荷分散
モードは同−機能を付与された複数のモジュールＭ、Ｍ
・・・の間で負荷を分散させる動作モードである。即ち
いずれかのモジュールＭの負荷が多い場合には新たな負
荷を他のモジュールＭへ転送する。

これを具体的に説明するとディジーチェインコントロー
ル部１５４はＦＩＦＯ１２及び演算処理ユニット４１の
双方が使用可能である（０）か否（１）かを表わすＡＬ
Ｕ　ＲＥＡＤＹ信号ＡＲＤＹ及びＦＩＦＯ１２（７）み
が使用可能である（０）か否（１）かを表わすＢｔｌＦ
ＦＥＲＲＥＡＤＹ信号ＢＲＤＹを出力している。負荷分
散モードでは、ＢＲＤＹが０のモジュールがある場合に
は信号ＢＲＤＹ。

ＡＲＤＹ共に０”であるモジュールを最も負荷が軽いも
のであるとして当該モジュールにブロックデータを受取
らせる。またいずれのモジュールにおいても両信号ＡＲ
ＤＹ、　ＢＲＤＹが１である場合はチェイン先頭のモジ
ュールを出たブロックデータは次順のモジュールのラッ
チ１１１にて第１ワードを保持させた状態として爾後の
データ転送を停止する。

このモジュールにて信号ＢＲＤＹが０になった場合はこ
のモジュールにブロックデータが受取られるが、他のモ
ジュールでＢＲＤＹ−０となった場合はそのモジュール
にブロックデータが受取られることになる。

仮皿光敗至二上〔第８図（イ）の接続による〕本発明の
モード多数を組合せることによって構成されるコンピュ
ータ装置においては各モジュールに固有の機能が付与さ
れる。従って転送されて来るブロックデータは総てのモ
ジュールに必要なものではない。そこでブロックデータ
を受取るが転送するかの選択を行わせるように動作させ
る。

これが機能分散モードである。

こればコンパレータ１５３に各モジュールの機能に応じ
てデータを設定しておき、入力ポート１１に入力されて
くるブロックデータの第０ワード（第１３図に示すセレ
クションコード）とコンパレーク１５３の設定データと
を比較させて、その比較結果により受取、転送の判定を
行う。転送の場合はデータ転送線１６、トランスファー
ゲート１５５、出力ポート１３を介して他モジュールへ
転送されていく。

双束玉二上〔第８図（ロ）の接続による〕複数のモジュ
ールから出力されるブロックデータを１つのモジュール
の入力ポート１１で収集するのが収集モードの基本動作
である。この収集モードの場合には、あるモジュールの
出力ポート１３が出力中であるときにデータ転送の上流
側のモジュールがプロソクデーク転送をぜんとした時に
は当該モジュールから上記上流側のモジュールに対して
待機要求信号を発して、当該モジュールが出力可能な状
態になるまでブロックデータを待機させる。

〔主記憶部〕

前述のように主記憶装置５２はマクロプログラムを格納
しておく領域と、各ポートを通して入力されたデータ、
その他モジュール内部での演算に係るデータを格納する
領域とを有しており、それ自体はＲＡＭ　　（随時続出
書込可能メモリ）からなっている。

第９図はマクロ命令のフォーマットを示し、ＭＳＢ側の
命令語と、ＬＳＢ側の第１オペランド、第２オペランド
とからなる。２語命令の場合は２語口を第３オペランド
とする。

アドレスレジスタ／カウンタ５１はこれに設定されたア
ドレスにて主記憶装置５２にアクセスできる。

これによりリードデータをアドレスレジスタ／カウンタ
５１に直接ロードし、これを次にアクセスすべきアドレ
スとして指定できる。つまり主記憶装置５２の間接アド
レス指定を多段でしかも自立的に行うことができ、リス
ト処理が容易になる。

更にそのアドレスを自動的にインクリメントして順次的
にアクセスすることも可能である。つまりアドレスイン
クリメントのデータリード／ライトを自立的に行なえる
構成としてある。

なおアドレスレジスタ／カウンタ５１は主記憶装装置５
２のリード／ライトのみならず、マイクロ・プログラム
・メモリ６３のＷＣＳへのマクロ命令実行用マイクロプ
ログラムのロードにも用いられる。

〔中央制弧部〕 次に中央制御部６０について説明する。前述のように直
列の入力ポート３１を介してマイクロプログラムがメモ
リ６３のＷＣＳにロードされる。そのロードアドレスは
アドレスレジスタ／カウンタ５１によって与えられる。

このマイクロプログラム及び主記憶装置５２に格納され
たマクロプログラムによって当該モジュールの機能、性
格が定められることになる。なおＣ！？ＯＭには全モジ
ュールに共通のマイクロプログラム、即ち各部の初期化
ルーチン、ＷＣＳへのデータローダ、主記憶装置５２へ
のデータローダ等が書込まれている。

マクロ命令は前述の如くアドレスレジスタ／カウンタ５
１の（ｉきによってデータバス１０に読出される。

命令レジスタ６１はデータバスの上位ハイドからマクロ
命令中の命令コードを袷い上げてラッチし、マイクロ命
令のアドレスに変換してシーケンサ６２に与える。

シーケンサ６２はマイクロ命令の順序制御を行うもので
あり、マイクロ命令自体の中のシーケンサ命令及び条件
選択回路６５からの信号（マイクロ命令の条件付分岐時
に対象となる状態信号から選択した信号）により制御が
支配される。

シーケンサ６２がメモリ６３のＣＲＯＭ、　ＷＣＳに与
えるアドレスは命令レジスタ６１からのアドレス又はマ
イクロ命令中の分岐アドレスである。これらのアドレス
によってＷＣＳ又はＣ１２０Ｍから６４ビツトのマイク
ロ命令を読出す。マイクロ命令は第１０図（イ）。

Ｃ口）に示す如きフォーマントを有し、各部を直接に制
御する水平型であり、これによりシーケンサ６２、演算
処理ユニット４１、主記憶装置５２、並列。

直列のポート１１〜３２等を並行制御できる。

第１０図（イ）は通常制御時のマイクロプログラムのフ
ォーマットであって、上位側から２０ビン・トのシーケ
ンサコントロールフィールド（内４ビットはシーケンサ
命令、１２ビツトは分岐アドレス、４ビツトは条件選択
回路６５に与えるべき条件セレクト信号）、２６ビツト
の演算部４０コントロールフィ７−ルド、４ビツトの主
記憶装置５２コントロールフイールド、１２ビツトの並
列ポートコントロール：・２フイールド、２ビツトの直
列ポートコントロールフィールドからなる。

第１０図（ロ）はＷＣＳロード時のマイクロプログラム
のフォーマットであって主記憶装置コントロールフィー
ルドに替えてＷＣＳコントロールフィールドが設けられ
る点のみ異なる。このようなフォーマットのマイクロ命
令はパイプラインレジスタ６４から出力され各部に送出
される。

〔演算部〕

第１１図は演算部４０のブロック図である。前述の如く
マクロ命令の上位バイト、つまり命令コードは命令レジ
スタ６１に拾い上げられるが、下位バイトの第１オペラ
ンド及び第２オペランドは演算命令ｆｉ制御回路４２の
カウンタ機能を存するレジスタ４２１及び４２２夫々に
拾い上げられる。

第１オペランドはデスティネーションレジスタ番号を、
また第２オペランドはソースレジスタ番号、シフト数等
の即値を表わす。レジスタ４２長のキャリー信号（１ビ
ツト）は状態信号として演算処理ユニット４１の３ビツ
トの状態信号と共に中央制御部６０へ送られる。これら
レジスタ４２１，４２２にはマイクロ命令中の２６ビツ
トの演算部コントロールフィールドの内の６ビツトのレ
ジスタ制御コードが与えられ、これによってオペランド
の解釈が行われ、同じ＜１６ビツトの演算処理ユニット
（＾ＬＵ　）命令コードと共に演算処理ユニット４１に
与えられる。

残りの４ビツトはＡＬＵ制御制御ｍ−コードて？Ｍ算処
理ユニット４１に与えられる。

以上のようなコードが与えられる演算処理ユニット４１
はマイクロプログラム制御による１６ビツトのコントロ
ーラ／プロセッサであって、演算処理、処理実行制御を
行う。

〔情報処理装置の構成〕

次に本発明の情報処理装置の構成について説明する。第
１２図はその最小構成を示すブロック図であり、３つの
モジュールＭをハンドシェイク転送するように接続して
ある。図中■は並列の入力専用ポート１１（入力ポート
に設定した入出力ポート２１若しくは２３でもよい）、
また０は並列の出力専用ポート１３（出力ポートに設定
した入出力ポート２１若しくは２３でもよい）を示して
いる。またＦＰ（Ｆｕｎｃｔｉｏｎａｌ　Ｐｒｏｃｅｓ
ｓ）は演算等の純関数的な命令及び履歴依存を含まない
制御命令に相当する処理の実行部としての機能を設定さ
れた関数処理モジュールを、ＦＣ（Ｆｉｒｉｎｇ　Ｃｏ
ｎｔｒｏｌ）はノードの実行可能性を判定する機能を設
定された発火制御モジュールを、ＰＳ　（Ｐｒｏｇｒａ
ｍ　５ｔｏｒｅ　）はノ７ドのＩＮ報とその接続構造を
内容とするプログラムを格納する機能を設定されたプロ
グラム記憶モジュールを夫々示している。

ＦＰモジュールからＦＣモジュールにはＦＰの実行結果
のデータが次に実行すべき命令アドレスと共に出力され
る。トークンのフォーマントについては後述する。次の
命令が１人力命令である場合はＦＣモジュールによる実
行可能性の判定が不要であるのでこのＦＣモジュールを
通過する。２人力命令である場合には、ＦＣモジュール
内の主記憶装置５２内で待機し、２つのトークンが揃っ
たところで両トークンのデータと次の命令アドレスとを
ＰＳモジュールへ送る。このモジュールは次の命令アド
レスが示す命令コードと更にその次に実行すべき命令ア
ドレスとをデータと共にＦＰモジュールへ送る。

ＦＰモジュールではこの命令が実行されて新たなデ、−
夕が得られることになる。

以下このような処理を反復することにより所望の加！＋
　乗算等の演算が実行されることになる。

第１３図はトークン（ブロックデータ又はパケット）の
フォーマントを示し、１６ワードからなる。

第０．１ワードに各セットするセレクションコードは宛
先モジュールの機能（ＦＣ等）を、ノード番号は実行す
べき命令のノード番号（前記命令アドレス）を夫々表わ
す。第２ワードには命令コードをセントする。第３ワー
ドには第７〜１ｏワードにセットするデータ（１）の送
り先を示すデスティネーションｆｌｌが、第４ワードに
は第１１〜１４ワードにセントするデータ（２）の送り
先を示すデスティネーション（２）が夫々セントされる
。第５ワードには後述するカラーがセントされ、第６ワ
ードにはデータ＋１１．　＋２１夫々の属性（１）、（
２）がセットされる。第１５ワードはチェックサムコー
ドがセットされる。

第１４図はより多（の種類の機能を設定したモジュール
を用いた場合の実施例を示している。各モジュールの機
能は次のとおりである。図中Ｉは人力専用ポート１１．
０は出力専用ポート１３、Ａ又はＢは入出力用ポート２
１又は２３を示している。

ＣＰ　（Ｃｏｌｏｒ　Ｐｒｏｃｅｓｓ　）多数のトーク
ンが入力され各トークンに対して同一の処理がなされる
場合各トークンに対する処理を矛盾なく実行せしめるた
めにトークンに付与される世代、カラーの識別情報が付
与されるが、このＣＰモジュールはそれらの情報を取扱
う。

ＦＭ　（Ｆｕｎｃｔｉｏｎａｌ　Ｍｅｍｏｒｙ　）演算
結果のデータ等を一時的に又は以後の臣民（以後のデー
タの組）まで保存するモジュール。

このようなデータ保存は履歴処理と称されるが、データ
駆動方式ではこのような履歴処理の概念は一般的ではな
い。けだしこのようなデータ保存により非決定性を生じ
るという副作用があるからである。本発明の装置では特
には詳述しないソフトウェア上の工夫によりこれを排除
して、履歴、つまり保存データに依存した処理（履歴依
存処理）を行う。

ＳＦＭ　　（Ｓｅｌｅｃｔ　Ｆｕｎｃｔｉｏｎａｌ　Ｍ
ｅｍｏｒｙ）ＦＦＩモジュールへ与えるトークンを選択
するモジュール ＳＦＰ　　（Ｓｅｌｅｃｔ　　Ｆｕｎｃｔｉｏｎａｌ　
　Ｐｒｏｃｅｓｓｏｒ　　）ＦＰモジュールへ与えるト
ークンを選択するモジュール ＣＬＴ　　（Ｃｏｌｅｃｔｉｏｎ　　）複数のトークン
を収集するモジュール この構成においてはＰＳモジュールを出たトークンがＣ
Ｐモジュール、ＦＭモジュール又はＦＰモジュールへ選
択的に分岐され、そこからＦＣモジろ−ルに戻る。斯か
る構成においてはＰＳモジュールからのトークンは、セ
レクションコードによって３種類に分類されることにな
る。即ちデータの世代変更を行う必要がある場合はＣＰ
モジュールを、データの保存の必要がある場合はＦＭモ
ジュールを、そして演算等の実行の場合は前述のとおり
ＦＩ’モジュールをセットすることになる。換言すれば
これら３モジユールにて機能分散を図り、並列処理を行
わせて高速化を図っている。なお第１４図から明らかな
如くＣＰモジュール、ＳＦＭモジュール及びＳＦＰモジ
ュールはディジーチェイン転送を行わせるべく接続され
ている。

第１図は１機能につき複数のモジュールを用いて負荷分
散を図り、これらに並列処理を行わせてより高速化を図
ることを可能とするものである。

この構成は基本的には第１４図のものと同様であるが、
ＦＰモジュール、ＦＣモジュール、ＰＳモジュールを夫
々複数設けて負荷分散を図っており、それらの出カドー
クンのために所要数のＣＬＴモジュールを設げたもので
ある。これらＦＰ、ＦＣ及びＰＳモジュールはディジー
チェイン転送を行うように接続してあり、例えばＦＰモ
ジュールについてみるとＳＦＰモジュールによって選択
されたトークンは先に負荷分散モードの項で説明した如
くにして最も軽負荷のＦＰモジュールへ転送されること
になる。

第２０図はＦＰ、ＦＣ及びＰＳモジュールの３機能を実
現するＰＥ　（Ｐｒｏｃｅｓｓｉｎｇ　Ｅｌｅｍｅｎｔ
）モジュールを複数個（ここではＰＥａ　＋　ＰＥＩ　
、　ＰＥ２及びＰＥ３）設けて並列処理を行わせ高速化
を図った例である。

５ＣＰ（Ｓｅｌｅｃｔ　Ｃｏ１ｏｒ　Ｐｒｏｃｅｓｓ）
ＣＰモジュールへ与えるトークンを選択するモジュール ＳＰＥ　１（ｉ　＝　Ｏ〜３　）　　（Ｓｅｌｅｃｔ　
Ｐｒｏｃｅｓｓｉｎｇ　Ｅｌｅｍｅｎｔ）ＰＥ１モジユ
ールへ与えるトークンを選択するモジュール 〔エミュレーション装置〕 次に本発明のエミュレーション装置について説明する。

第１５図はその全体構成を略示するブロック図である。

７１は並列処理の実験を行うエミュレータであって、前
述の情報処理モジュールＭを多数用いて構成された本発
明の情報処理装置そのものであって、例えば第１図に示
す如くに構成されている。

７２は観測装置であってエミュレータ７１に、モニタア
ダプタ７３．７３・・・を介して接続され、エミュレー
タ７１の動作に影響を及ぼすことなくエミュレータ内部
のデータを高速収集するものであり、この観測装置も情
報処理モジュールＭを用いて構成されている。

モニタアダプタは情報処理モジュールのデータバス１０
又は入出力ポート２１．２３等のポートデータを治集し
、これに内部に備えたタイマの時刻データを付加して観
測装置７２へ送る。

７４はインターフェース７５．７６夫々を介してエミュ
レータ７１及び観測装置７２夫々に接続されたホストコ
ンピュータであって、エミュレータ７１及び観測装置７
２を構成する情報処理モジュールＭの主記憶装置５２に
マクロ命令を、またマイクロ・プログラム・メモリ６３
の誓Ｃ３にマイクロ命令を書き込む。

つまりエミュレータ７１には所要のエミュレーションプ
ログラムをロードし、一方観測装置７２には所要の観測
機能を付与する。ホストコンピュータ７４はまたエミュ
レーションデークそのもの、或いはプログラム実行の駆
動、停止等の制御データをエミュレータ７１に与え、更
に観測装置７２からは観測データの収集を行う。なお情
報処理モジュールＭは直列の入力ポート３１、出力ポー
ト３２を用いてディジーチェイン接続されて上記エミュ
レーションプログラム等の書込が行われる。

インターフェース７５．７６はアーキテクチャ−の異な
るエミュレータ７１及び観測袋２７２とホストコンピュ
ータ７４との間でプロトコルの変換等を行う。

その他７７はデータバスである。

なおエミュレータ７１．観測装置７２は情報処理モジュ
ールＭのみによって構成する必要は必ずしもなく、必要
に応じて他の構成の装置を併用してもよい。また後に例
を示すようにインターフェース７５．７６としても情報
処理モジュールＭを用い得る。

第１６図は観１ｆｉｌＪ装置７２の構成例を示す結線図
、第１７図はモニタアダプタ７３のブロック図である。

モニタアダプタ７３は入出力ポート２１．２３　　（第
１６図ではＡ、Ｂで示してある）を接続するバスに接続
されている。転送されるブロックデータ（トークン）は
バンファ７３ａからブロックデータの数に応じて１６設
げたチャネルの出力回路７３０，７３１・・・から出力
されていく。有効なブロックデータが送出中であること
を示す信号ＴＲはブロックカウンタ７３ｂに入力され、
ブロックデータの数が計数され、計数値はデコーダ７３
ｃへ与えられる。デコーダ７３ｃはプロ・ツクデータ数
が１ブロツクである場合は第１チヤネルの出力回路７３
０．２プロ、りである場合は出力回路７３０，７３１　
というように所定の出力回路ヲ開（。７３ｄはエミュレ
ータのクロックを計数するタイマであって、タイマラン
チ回路７３ｅ、　７３ｅ・・・へ送る。信号ＴＲはラッ
チコントロール１３ｆ、１３ｆ・・・へ与えられており
、ランチコントロール７３ｆ、７３ｆ・・・は信号五が
ローからハイへ、つまりアクティブ状態から非アクティ
ブの状態に変った時に動作してタイマラッチ回路７３ｅ
、　７３ｅ・・・にその時のタイマー値をランチさせる
。ラッチさせたタイマー値、つまりブロックデータの転
送終了時刻はそのチャネルのブロックデータと共に観測
装置７２の所定の情報処理モジュールＭへ与えられる。

この観測装置７２ではこのようにして入力されたデータ
を収集し、加工し、評価するが、このような観測機能の
外に、データ内の事象を検出して、又はホストコンピュ
ータ７４からの指示によって観測を駆動・終了するトリ
ガ論理機能を有している。

この観測装置７２は上述のように時刻・情報をも取込む
ものであるので、評１ｉ［１ｉｔａ能を設定したモジュ
ールでは、エミュレータ内の各モジュールの稼ｆｆ１Ｊ
率（単位時間当たりの実行回数）、各モジュール間のフ
ローレート、各命令、ルーチンの平均実行回数、ＣＰモ
ジュールでのカラーの平均１最大使用量、ＦＭモジュー
ルにおけるデータの平均、最大待ち合わせ量、ＦＰ、　
ＦＣ，ＰＳモジュールにおけるデータの平均、最大待ち
合わせ量等の定量が可能である。

第１８図は第１図に示した構成を有するエミュレータ７
１及びホストコンピュータとの間に介装すべきインター
フェース７５と、エミュレータ７１との接続状態を示す
ブロック図であり、斯かる接続及びインターフェースの
構造は観測装置７２のインターフェース７６についても
同様である。

インターフェース７５はパラレル／シリアル変換器（Ｐ
ＳＣ’）　７５１，７５４　、パラレル／パラレル変換
器（ＰＰＣ）　７５７　、情報処理モジュールＭからな
る入力モジュール７５２．同じく出力モジュール７５５
、これらのモジュール７５２．７５５夫々に付設したタ
イマ７５３．７５６及び情報処理モジュールＭを用いて
なり、ホストコンピュータ７４へ取出すデータを選別す
る機能を設定された５ＩＩＣ（Ｓｅｌｅｃｔ　１ｌｏｓ
ｔ　Ｃｏｍｐｕｔｅｒ）モジュール７５８からなってい
る。パラレルシリアル変換器７５１，７５４　、ホスト
コンピュータ７４のシリアルの出力データをパラレルデ
ータに変換して入力モジュール７５２に与え、エミュレ
ータ７１側からのパラレルの出力データをシリアルのデ
ータに変換してホストコンピュータ７４へ入力するため
のものである。ホストコンピュータ７４のパラレルの入
出力データはパラレル／パラレル変換器７５７にてエミ
ュレータ側とのプロトコルの変換が行われる。

入力モジュール７５２、出力モジュール７５５はエミニ
レ−タフ１側をホストコンピュータ７４側とのデータ送
受の総括制御を行う。タイマ７５３．７５６はエミニレ
ータ７１〜ホストコンビューク７４間のデータ送受の時
刻情報を付加するためのものである。

而してホストコンピュータ７４からエミュレータ７１へ
送出されたエミュレーションのためのデータはタイマ７
５３にて時刻情報を付されてＣＬＴモジュール７１１の
並列の入力専用のボー１−１１（ｒ）に与えられるよう
に接続され、またエミュレータ７１側のデータはＦＣモ
ジュール７１２の並列の出力専用のポート１３（○）か
らＳＨＣモジュールへ分散転送されここからタイマ７５
６．出力モジュール７５５へ送られる。

なお特には図示しないがエミュレータ７１の各モジュー
ルＭの主記憶装置５２、マイクロ・プログラム・メモリ
６３に夫々書込むべきマクロプログラム、マイクロプロ
グラムの転送は入力モジュール７５２の直列の出力ポー
ト３２から発せられエミュレータ７１内モジユールをデ
ィジーチェイン転送されて出力モジュール７５５の直列
の入カポ−）３１へ戻るようになっている。

以上の如き構成によってエミュレークフ１上での実験は
、ホストコンピュータ７４から実行形式の入力データを
エミュレータ７１に与え、これをデータ駆動又はイベン
ト駆ωｊの原理に従って並列処理し、これを再びホスト
コンピュータ７４へ送り返す形式で行う。この間にあっ
て観測装置はデータフローを観測し得るので前述の如き
種々の項目の定量評価が行なえることになる。

データ駆動プログラム図の実行に必要な機能としては 処理起動又はデータの一致の検出機能　　ＦＣ実行可能
又は実行中のノードの管理機能　ＦＣプログラム、記（
、ｅの管理機ｔ＃ＡＰＳ履歴依存処理の実行及び管理機
能　　　　ＦＭ　　ＣＰ演算処理の実行及び管理機能　
　　　　　ＦＰが挙げられるが、これらはいずれも併記
したモジュールにて実現される。そして本発明のエミュ
レータではこれらの機能を各モジュールの接続変更で自
由に組合せることができ、またその機能自体もプログラ
ムの書換えにて容易に変更できる。

〔効果〕

以上詳述した本発明の情報処理装置は種々の機能を自白
に設定できる斉一な構造の情報処理モジュールを用いて
構成されるものであるので、設計。

製造の標準化が可能であり、多様な仕様に容易に対応で
きる柔軟性を有している。

そしてデータ駆動方式の構成としていることにより本質
的に、更には情報処理モジュールにおいては、各ポート
をローカル制御して演算を独立して行わせていることに
より高速のデータ処理が可能な情報処理装置を実現でき
る。

また本発明のエミュレーション装置は斉一なモジュール
を自由に組合せることができるので、エミュレータの構
成が柔軟で、拡張性に冨んでいる。

またマイクロ／マクロプログラム方式をとっているので
柔軟で高速のエミュレーションソフトウェアの開発が可
能である。更に、データ駆動方式としていることで並列
処理が可能なシステムを簡単な構造で実現できる。そし
て上記実施例ではカラー・世代番号等のタグを巡回する
データに付するので複雑な処理の並列実行を統一的に効
率よく制御できる。また実施例では履歴依存処理を導入
しているのでデータ駆動では扱い難いメモリが有効に利
用でき、一般のアプリケーションへの対応が容易である
等、本発明は優れた効果を奏する。

【図面の簡単な説明】

第１図は本発明の情報処理装置の１例を示すブロック図
、第２図はデータ駆動方式の説明のためのデータ駆動プ
ログラム図、第３図は情報処理モジュールのブロック図
、第４図は直列ポートの略示ブロック図、第５図は並列
の入力、出力ポートの略示ブロック図、第６図は入出力
ポートの略示ブロック図、第７図はハンドシェイク転送
の説明図、第８図はディジーチェイン転送の説明図、第
９図はマクロ命令のフォーマット図、第１０図はマイク
ロ命令のフォーマット図、第１１図は演算部の略示ブロ
ック図、第１２図は本発明の情報処理装置の基本構造を
示すブロック図、第１３図はトークンのフォーマット図
、第１４図は本発明の情報処理装置の１例を示すブロッ
ク図、第１５図は本発明のエミュレーション装置のブロ
ック図、第１６図は観測装置のブロック図、第１７図は
モニタアダプタのブロック図、第１８図はエミュレータ
及びインターフェース７５のブロック図、第１９図はハ
ンドシェイク形の接続例を示すブロック図、第２０図は
本発明の情報処理装置の１例を示すブロック図である。 Ｍ・・・情報処理モジュール　ＦＰ・・・関数処理モジ
ュール　ＦＣ・・・発火制御モジュール　ＰＳ・・・プ
ログラム記憶モジュール　７１・・・エミュレータ　７
２・・・観測装置７３・・・モニタアダプタ　７４・・
・ホストコンピュータ　７５．７６・・・インターフェ
ース特　許　出願人　　三洋電機株式会社 外３名 代理人　弁理士　　河　野　　登　夫 第　１　図 第　６　図 障７図 第　／　図 第　１３　　口 第　１４　図 −ｑｑ、、ｘ− ｖ、１５Ｉ！ｌ 第　１９　記 第　２０　図

Claims (1)

1. 【特許請求の範囲】 １、いずれも単数又は複数の入力ポート、出力ポート、
   演算部、記憶部及び制御部を有し、その情報処理機能を
   前記記憶部に任意に設定できる情報処理モジュールの複
   数に所要の機能を各別に設定し、データ駆動方式又はイ
   ベント駆動方式の処理を実行させるべく夫々の入力ポー
   ト、出力ポートを用いて有機的に結合してあり、処理対
   象データには行き先アドレスを有せしめて各情報処理モ
   ジュールを巡回させるべくなしたことを特徴とする情報
   処理装置。 ２、前記情報処理モジュールは内部の演算、制御と、入
   力ポート、出力ポートを介しての他のモジュールとのデ
   ータ転送制御とを並行的に実行すべく構成してある特許
   請求の範囲第１項記載の情報処理装置。 ３、同一機能を設定された情報処理モジュールを複数備
   え、これらの情報処理モジュールに負荷を分散させるべ
   くなした特許請求の範囲第１項記載の情報処理装置。 ４、前記情報処理モジュールは、演算等の処理を実行す
   る機能を設定された関数処理モジュール、データ駆動プ
   ログラム図のノードの実行可能性を判定する機能を設定
   された発火制御モジュール及びプログラムを記憶する機
   能を設定されたプログラム記憶モジュールを含む特許請
   求の範囲第１項記載の情報処理装置。 ５、前記巡回させるデータは巡回回数を示すタグを有し
   ている特許請求の範囲第１項記載の情報処理装置。 ６、いずれも単数又は複数の入力ポート、出力ポート、
   演算部、記憶部及び制御部を有し、その情報処理機能を
   前記記憶部に任意に設定できる情報処理モジュールの複
   数に所要の機能を各別に設定し、データ駆動方式又はイ
   ベント駆動方式の処理を実行させるべく夫々の入力ポー
   ト、出力ポートを用いて有機的に結合してあり、処理対
   象データには行き先アドレスを有せしめて各情報処理モ
   ジュールを巡回させるべくなしてあり、エミュレータと
   して動作させるべき情報処理装置と、 前記情報処理モジュールを１又は複数用い てなり、これらには所要の機能を設定して、前記情報処
   理装置の所要位置におけるデータを前記情報処理装置と
   は独立的に観測する観測装置と、 前記情報処理装置に対するエミュレーショ ンデータの入力、出力、エミュレーションプログラムの
   ロード及び前記観測装置からのデータ収集を行うホスト
   コンピュータと を具備することを特徴とするエミュレーシ ョン装置。