JPS6149558A - Direct current regenerating circuit - Google Patents

Direct current regenerating circuit

Info

Publication number
JPS6149558A
JPS6149558A JP59171976A JP17197684A JPS6149558A JP S6149558 A JPS6149558 A JP S6149558A JP 59171976 A JP59171976 A JP 59171976A JP 17197684 A JP17197684 A JP 17197684A JP S6149558 A JPS6149558 A JP S6149558A
Authority
JP
Japan
Prior art keywords
voltage
circuit
contrast
level
point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59171976A
Other languages
Japanese (ja)
Inventor
Yuji Yamazaki
裕司 山崎
Tsutomu Kitamura
北村 勉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59171976A priority Critical patent/JPS6149558A/en
Publication of JPS6149558A publication Critical patent/JPS6149558A/en
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

PURPOSE:To make a black level invariably constant over the whole range of a contrast adjustment by detecting variation in DC voltage for contrast control and varying a reference voltage for DC regeneration according to the detection output. CONSTITUTION:A video amplifying circuit used for a TV receiver, etc., is provided with a contrast circuit and a DC regenerating circuit which control the level of a video signal with a DC voltage, and the circuit composed of resistances 16, 17, and 18 and an emitter follower transistor TRQ3 is provided at the connection point between an element 15 as a DC voltage control type resistance and the DC voltage 14 for contrast control. The TRQ3 of this circuit detects variation in DC voltage 14 and applies the detected voltage to a point (f) of the DC regenerating circuit. The detected voltage at this point (f) is superposed on a clamp reference voltage (f-point voltage) to vary the reference voltage for DC regeneration. Thus, the black level is held invariably constant over the entire range of contrast adjustment.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、映像信号においてブランキングレベルと黒レ
ベルが異なるテレビジョン受像機あるいはディスプレイ
モニターに適用される直流再生回路に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a DC reproduction circuit applied to a television receiver or a display monitor in which a blanking level and a black level of a video signal are different.

従来例の構成とその問題点 まず、従来例の直流再生回路の例を第1図に示す。第1
図の回路は、直流電圧で制御するコントラスト回路10
0.エミッタフォロア回路101及びクランプ電圧一定
の直流再生回路102.映像増幅回路103で構成され
ている。
Conventional Structure and Problems First, an example of a conventional DC regeneration circuit is shown in FIG. 1st
The circuit shown in the figure is a contrast circuit 10 controlled by DC voltage.
0. Emitter follower circuit 101 and DC regeneration circuit 102 with constant clamp voltage. It is composed of a video amplification circuit 103.

第2図は第1図の詳細な具体回路例を示す。第2図に示
す番号は第1図に示す番号と同じブロックを示す。10
0は制御用の直流電圧14を変えることによりa点に印
加された映像信号13を制御するコントラスト調整回路
(以下、DCコントラスト回路と称する)である。素子
16は、b端子に直流電圧14を加え変化させると端子
C−d間の抵抗値が直流電圧14の変化に対しリニアに
変わるような素子(例えば、JETなど)である。
FIG. 2 shows a detailed example of the circuit shown in FIG. The numbers shown in FIG. 2 indicate the same blocks as the numbers shown in FIG. 10
0 is a contrast adjustment circuit (hereinafter referred to as a DC contrast circuit) that controls the video signal 13 applied to point a by changing the control DC voltage 14. The element 16 is an element (for example, JET, etc.) in which when the DC voltage 14 is applied to the b terminal and changed, the resistance value between the terminals C and d changes linearly with respect to the change in the DC voltage 14.

このようなりCコントラスト回路100を通して印加さ
れた映像信号はエミッタフォロア回路101に供給され
、クランプトランジスタQ2で構成される直流再生回路
102に導びかれ、出力端子eより映像増幅回路103
に導かれる。
The video signal thus applied through the C contrast circuit 100 is supplied to the emitter follower circuit 101, guided to the DC reproduction circuit 102 composed of a clamp transistor Q2, and then sent from the output terminal e to the video amplification circuit 103.
guided by.

ここで、直流再生回路102の動作について述べる。ク
ランプトランジスタQ2のベースには第3図Bに示され
るような映像信号のプランキング期間に同期したクラン
プ信号が印加される。この時、クランプトランジスタQ
2はクランプ信号のハイレベルの期間のみ導通し、強制
的に映像信号のブランキング期間の信号レベルをクラン
プトランジスタQ2のエミッタ電位にクランプすると同
時にコンデンサ7を充電する。その後、入力クランプ信
号がローレベルになるとクランプトランジスタQ2はカ
ットオフし、前述のコンデンサ7に充電された電荷がバ
イアス電源として動作して次に接続された回路103に
映像信号を伝達する。
Here, the operation of the DC regeneration circuit 102 will be described. A clamp signal synchronized with the blanking period of the video signal as shown in FIG. 3B is applied to the base of the clamp transistor Q2. At this time, the clamp transistor Q
2 is conductive only during the high level period of the clamp signal, forcibly clamping the signal level during the blanking period of the video signal to the emitter potential of the clamp transistor Q2, and charging the capacitor 7 at the same time. Thereafter, when the input clamp signal becomes low level, the clamp transistor Q2 is cut off, and the charge charged in the capacitor 7 described above operates as a bias power supply to transmit a video signal to the next connected circuit 103.

この場合、回路103の入力インピーダンスR1により
電荷が放電されるが、コンデンサ7の容量をC9放電時
定数をτ、映像信号の映像区間の時間をTとすると、 τ−GRi、>>T     ・川・・・・・・川・・
(1)のようにコンデンサ7の容量Cを決めればよい。
In this case, the charge is discharged by the input impedance R1 of the circuit 103, but if the capacitance of the capacitor 7 is C9, the discharge time constant is τ, and the time of the video section of the video signal is T, then τ-GRi, >>T ・River ······river··
The capacitance C of the capacitor 7 may be determined as shown in (1).

このように、前述のクランプされる映像ン言号のブラン
キング期間の信号レベルは、クランプトランジスタQ2
のエミッタ電位を決めている抵抗11゜12の値により
決まる電圧で決定される。
In this way, the signal level during the blanking period of the video word to be clamped is determined by the clamp transistor Q2.
It is determined by the voltage determined by the values of the resistors 11 and 12, which determine the emitter potential of the resistors 11 and 12.

ここで問題になるのが、第3図のようなブランキングレ
ベルと黒レベルとが異なるレベルの映像信号が印加され
た場合である。映像信号の黒レベルはブランキングレベ
ルを基準にしてDCコントラスト回路により変化するだ
め、第4図に示すように映像信号の黒レベルはコントラ
るトの変化によって変わってしまう欠点がある。例えば
、コントラスト最小時の黒レベルをブラウン管のカット
オフ電圧になる様に設定しておくと、コントラスト最大
時に黒レベルは灰色となるといった様に真の直流再生が
出来なかった。
A problem here arises when a video signal with a blanking level and a black level different from each other as shown in FIG. 3 is applied. Since the black level of the video signal is changed by the DC contrast circuit with reference to the blanking level, there is a drawback that the black level of the video signal changes depending on the change in the contrast as shown in FIG. For example, if the black level when the contrast is minimum is set to be the cutoff voltage of the cathode ray tube, the black level becomes gray when the contrast is maximum, making true DC reproduction impossible.

発明の目的 本発明は、かかる従来の不都合を解消して、コントラス
ト調整の全範囲に渡って黒レベルを常に一定にすること
ができる直流再生回路を提供することを目的とする。
OBJECTS OF THE INVENTION It is an object of the present invention to provide a DC reproducing circuit that can eliminate such conventional disadvantages and keep the black level constant over the entire range of contrast adjustment.

発明の構成 本発明においては、コントラスト回路に印加さ “れる
コントラスト制御用の直流電圧の変化を検出して、その
検出出力により直流再生用の直流基準電圧を変化させる
ことにより、映像信号の基準レベルである黒レベルを常
に一定に維持するようにしている。
Structure of the Invention In the present invention, the reference level of the video signal is adjusted by detecting a change in the DC voltage for contrast control applied to the contrast circuit and changing the DC reference voltage for DC reproduction based on the detected output. The black level is always kept constant.

実施例の説明 第5図に、本発明の一実施例を示す。なお、第2図中と
同一のものには同一番号を示している。
DESCRIPTION OF EMBODIMENTS FIG. 5 shows an embodiment of the present invention. Components that are the same as those in FIG. 2 are designated by the same numbers.

第5図の回路の特徴は抵抗16,17.18とエミッタ
フォロアトランジスタQ3による回路構成で直流電圧1
4の電圧変化分を検出して、クランプ基準電圧(1点電
圧)に重畳している点にある0 以下に具体的に説明する。
The feature of the circuit shown in Fig. 5 is that it has a circuit configuration with resistors 16, 17.18 and emitter follower transistor Q3, and the DC voltage is 1.
A voltage change of 4 is detected, and 0 is found at a point where it is superimposed on the clamp reference voltage (one point voltage).A detailed explanation will be given below.

第3図において、映像信号のブランキングレベルから黒
レベル捷でのレベル差をV。、また、第5図の抵抗1の
抵抗値をR1,端−子C−d間の抵抗値をR2とすると
、DCコントラスト回路出方C点の映像信号のブランキ
ングレベルカラ黒レベルのレベル差Vは となる。ここで、次段エミッタフォロア回路の入力イン
ピーダンスRは R′″)>R2・・・・・・・・(3)になる様に抵抗
4,5,6、トランジスタQ1を設定する。
In FIG. 3, the level difference between the blanking level and the black level of the video signal is V. , and if the resistance value of resistor 1 in FIG. V becomes. Here, the resistors 4, 5, 6 and the transistor Q1 are set so that the input impedance R of the next stage emitter follower circuit is R''')>R2 (3).

直流電圧14の変化分をΔE14.素子16の端子C−
6間の抵抗値R2の変化分をΔR2とすると、素子15
は直流電圧14により端子C−6間の抵抗R2がリニア
に変化するので、両者の間には ΔR2=に、・ΔE14   −・ ・・−(@(K、
:比例定数) の関係がある。また、ΔR2とコントラスト変化による
映像信号のブランキングレベルから黒レベルまでのレベ
ル差の変化量ΔVの間の関係は、(2)式より Δv=に2・ΔR2・・・・・・・・(9)但し、 の関係がある。よって、(8)式、(9)式よりΔv=
に、−に2−ΔE+a   ””””’ (11)とな
り、ΔL4とJVは比例関係にある。
The change in DC voltage 14 is expressed as ΔE14. Terminal C- of element 16
If the change in resistance value R2 between elements 15 and 6 is ΔR2, then element 15
Since the resistance R2 between the terminals C and 6 changes linearly due to the DC voltage 14, the relationship between them is ΔR2=, ・ΔE14 −・ ・・−(@(K,
: constant of proportionality). In addition, the relationship between ΔR2 and the amount of change ΔV in the level difference from the blanking level of the video signal to the black level due to contrast change is given by equation (2), where Δv=2・ΔR2 ( 9) However, there is the following relationship. Therefore, from equations (8) and (9), Δv=
, -2-ΔE+a """"' (11), and ΔL4 and JV are in a proportional relationship.

ここで、エミッタフォロアトランジスタQ3のベース電
圧をvB3e抵抗16の抵抗値をR16、抵抗17の抵
抗値をR17とすると、 となり、直流電圧E、4の変化によるベース電圧vB3
の変化分ΔvB3は。(12)式よりとなる。また、Q
3はエミッタフォロアトランジスタであるからベース電
圧の変化分ΔvB3とエミッタ電圧V。3の変化分Δv
83は等しくなり、となる。
Here, if the base voltage of the emitter follower transistor Q3 is vB3e, and the resistance value of the resistor 16 is R16, and the resistance value of the resistor 17 is R17, then the base voltage vB3 due to the change in the DC voltage E, 4 is as follows.
The change amount ΔvB3 is. From equation (12). Also, Q
3 is an emitter follower transistor, so the base voltage change ΔvB3 and the emitter voltage V. 3 change Δv
83 are equal, so

また、f点電圧をvf、抵抗11.12の抵抗値をそれ
ぞれR11,R12、電源v1の電圧値をvlとすると となり、vE3の変化分ΔvE5に対するf点電圧の変
化分ΔV/は、(16)式より JVf=;、1−)−R12°、JV、、−°゛=°(
16) ’となり、結局、直流電圧E14の変化に対す
るf点電圧の変化分Δvfは、(14) 、 (16)
式より・・・・・・・・・・・・(17) となる。抵抗11.12,16.17の抵抗値R11、
R12,R16,R17を下式を満足する様に選定する
こと、即ち、 又、(10)式より とすると、(11) 、 (17)式よりΔvf−Δv
81109311169.1.(20)となる。
Further, if the voltage at point f is vf, the resistance values of resistors 11.12 are R11 and R12, and the voltage value of power supply v1 is vl, then the change ΔV/ in the voltage at point f with respect to the change ΔvE5 in vE3 is (16 ) From the formula, JVf=;, 1-)-R12°, JV,,-°゛=°(
16) ', and in the end, the change Δvf in the voltage at point f with respect to the change in DC voltage E14 is (14), (16)
From the formula......(17). Resistance value R11 of resistors 11.12 and 16.17,
Select R12, R16, and R17 so as to satisfy the following formula, that is, from formula (10), from formulas (11) and (17), Δvf−Δv
81109311169.1. (20).

この様に、第6図aに示すように、コントラスト変化に
より映像信号のブランキングレベルから黒レベルまでの
レベル差の変化量が0点においてΔマとすると、従来例
ではクランプ電圧が一定の為に第6図すに示すようにブ
ランキングレベルが一定となり、黒レベルはJVだけず
れる。そこで、第6図Cに示すように、コントラスト変
化による映像信号のブランキングから黒レベルまでのレ
ベル差の変化量Δマに等しい電圧(ΔV、)を直流再生
のクランプ電圧(1点の電圧)に重畳し、0点の映像信
号のブランキングレベルをJVだけ変化させるようにす
ると、コントラスト変化前の黒レベルと一致させること
ができる。
In this way, as shown in Figure 6a, if the amount of change in the level difference from the blanking level to the black level of the video signal due to the contrast change is Δma at the 0 point, then in the conventional example, the clamp voltage is constant. As shown in FIG. 6, the blanking level becomes constant and the black level shifts by JV. Therefore, as shown in Figure 6C, a voltage (ΔV,) equal to the amount of change Δma in the level difference from the blanking of the video signal to the black level due to the contrast change is used as the clamp voltage (voltage at one point) for DC reproduction. If the blanking level of the 0-point video signal is changed by JV, the black level can be made to match the black level before the contrast change.

このことより、コントラスト調整の全範囲に亘り黒レベ
ルの直流電圧値を常に一定にすることができる。
As a result, the DC voltage value of the black level can be kept constant over the entire range of contrast adjustment.

発明の詳細 な説明したように、本発明によれば、コントラスト調整
時のコント2スト制御用の直流電圧の変化分を検出し、
その変化分によりコントラストの変化に応じて直流再生
用の基準電圧を変えることによって、直流再生回路にお
いてコン、トラスト調整の全範囲に亘って黒レベルの直
流電圧値を常に一定にすることができ、その効果は犬々
るものがある。
As described in detail, according to the present invention, a change in DC voltage for contrast control during contrast adjustment is detected;
By changing the reference voltage for DC reproduction according to the change in contrast, the DC voltage value of the black level can be kept constant over the entire range of contrast and trust adjustment in the DC reproduction circuit. The effects are incredible.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来例におけるコントラスト・直流再生回路の
ブロック図、第2図は第1図の回路の詳細な回路構成を
示す回路図、第3図はブランキングレベルと黒レベルが
異なる映像信号及びフラング信号の波形図、第4図は従
来例における黒レベルのずれを示す映像出力信号の波形
図、第5図は本発明の一実施例における直流再生回路の
回路図、第6図は従来例の黒レベルのずれと本発明によ
る映像出力信号を示す波形図である。 1−・・コントラスト減衰度設定抵抗、2・・・バイハ
スコンデンサ、3・ ・結合コンデンサ、4゜6・・・
・バイアス設定抵抗、6・・・・・エミッタ抵抗、7.
8・・・・・結合コンデンサ、9・・・・・抵抗、1o
−・・・バイパスコンデンサ、 11.12  ・・・
クランプ電圧設定抵抗、13 ・・映像信号源、14・
・−・コントラスト制御用直流電圧、15・ 直流電圧
制御型抵抗としての素子、Q2 ・ クランプトランジ
スタ、16.17  ・・・コントラスト制御電圧14
0分割抵抗、18・・・・エミッタ抵抗、Vl、V2・
・・電源。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名図 箇 女               − 区                        
        区0〕              
                         
                  !tV&   
                         
    憾第5図 (a CA、
Figure 1 is a block diagram of a conventional contrast/DC regeneration circuit, Figure 2 is a circuit diagram showing the detailed circuit configuration of the circuit in Figure 1, and Figure 3 is a block diagram of a contrast/DC regeneration circuit in a conventional example. FIG. 4 is a waveform diagram of a video output signal showing black level deviation in a conventional example. FIG. 5 is a circuit diagram of a DC reproduction circuit according to an embodiment of the present invention. FIG. 6 is a conventional example. FIG. 3 is a waveform diagram showing a black level shift in the image data and a video output signal according to the present invention. 1- Contrast attenuation setting resistor, 2... Bihas capacitor, 3- Coupling capacitor, 4゜6...
・Bias setting resistance, 6...Emitter resistance, 7.
8...Coupling capacitor, 9...Resistor, 1o
-...Bypass capacitor, 11.12...
Clamp voltage setting resistor, 13...Video signal source, 14...
・-・DC voltage for contrast control, 15・Element as DC voltage controlled resistor, Q2 ・Clamp transistor, 16.17 ・・Contrast control voltage 14
0 division resistance, 18...emitter resistance, Vl, V2.
··power supply. Name of agent: Patent attorney Toshio Nakao and one other person - Ward
Ward 0]

! tv&

Figure 5 (a CA,

Claims (1)

【特許請求の範囲】[Claims] 映像信号の大きさを直流電圧で制御するコントラスト回
路及び直流再生回路を有する映像増幅回路を設け、前記
直流電圧の変化を検出して前記映像増幅回路の出力映像
信号の基準レベルである黒レベルを一定にするように前
記直流再生用基準電圧をコントラストの変化に応じて変
える手段を設けたことを特徴とする直流再生回路。
A video amplification circuit having a contrast circuit and a DC reproduction circuit for controlling the magnitude of the video signal using a DC voltage is provided, and a black level, which is a reference level of the output video signal of the video amplification circuit, is determined by detecting a change in the DC voltage. A direct current reproducing circuit comprising means for changing the reference voltage for direct current reproducing according to a change in contrast so as to maintain the reference voltage constant.
JP59171976A 1984-08-18 1984-08-18 Direct current regenerating circuit Pending JPS6149558A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59171976A JPS6149558A (en) 1984-08-18 1984-08-18 Direct current regenerating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59171976A JPS6149558A (en) 1984-08-18 1984-08-18 Direct current regenerating circuit

Publications (1)

Publication Number Publication Date
JPS6149558A true JPS6149558A (en) 1986-03-11

Family

ID=15933228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59171976A Pending JPS6149558A (en) 1984-08-18 1984-08-18 Direct current regenerating circuit

Country Status (1)

Country Link
JP (1) JPS6149558A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63267064A (en) * 1987-04-24 1988-11-04 Hitachi Ltd Clamping circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS517820A (en) * 1974-07-08 1976-01-22 Mitsubishi Electric Corp
JPS5127018A (en) * 1974-08-30 1976-03-06 Sharp Kk
JPS51113409A (en) * 1975-03-28 1976-10-06 Sony Corp Television receiver
JPS57212871A (en) * 1981-06-25 1982-12-27 Hitachi Ltd Black level stabilizing circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS517820A (en) * 1974-07-08 1976-01-22 Mitsubishi Electric Corp
JPS5127018A (en) * 1974-08-30 1976-03-06 Sharp Kk
JPS51113409A (en) * 1975-03-28 1976-10-06 Sony Corp Television receiver
JPS57212871A (en) * 1981-06-25 1982-12-27 Hitachi Ltd Black level stabilizing circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63267064A (en) * 1987-04-24 1988-11-04 Hitachi Ltd Clamping circuit

Similar Documents

Publication Publication Date Title
JPH0145276B2 (en)
US4331981A (en) Linear high gain sampling amplifier
JPH025352B2 (en)
JPH0532948B2 (en)
TW447217B (en) Apparatus for suppressing overshoots in kinescope beam current measurement pulses
JPS6149558A (en) Direct current regenerating circuit
US4536800A (en) Additive pulse sampling circuit
US4359760A (en) Television ghost cancellation system
KR920003724B1 (en) Automatic Image Tube Bias Control
EP0074081A2 (en) Signal processing unit
US4502079A (en) Signal sampling network with reduced offset error
US4513322A (en) Switching network with suppressed switching transients
GB1587627A (en) Video amplifier including capacitive coupled stages
US3534168A (en) Gamma-correction circuit
US5148055A (en) Holding circuit for providing a large time constant by using a base current to charge the capacitor
US3588328A (en) Apparatus for maintaining color balance despite variations of the supply voltage
KR910009426B1 (en) Signal processing network for an automatic kinescope bias control system
CN1033889C (en) Crt bias compensation
US4600950A (en) Kinescope bias sensing circuit
JP2540849B2 (en) Video signal processing circuit
EP0487037B1 (en) Holding circuit
US5185569A (en) Peak value detecting circuit
JPS62190977A (en) Automatic level control circuit
JPH05259748A (en) Video output circuit
JPH03101379A (en) Luminance circuit