JPS614972A - 周波数弁別回路 - Google Patents
周波数弁別回路Info
- Publication number
- JPS614972A JPS614972A JP12722784A JP12722784A JPS614972A JP S614972 A JPS614972 A JP S614972A JP 12722784 A JP12722784 A JP 12722784A JP 12722784 A JP12722784 A JP 12722784A JP S614972 A JPS614972 A JP S614972A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- input
- terminal
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005259 measurement Methods 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はディンタル回路、パルス回路への入力パルス周
波数の周波数弁別回路に関する。
波数の周波数弁別回路に関する。
〈従来の技術〉
従来、この種の周波数弁別回路は例えば第２図のように
、周波数を弁別すべきパルスを入力とするリトリガブル
モアマルチバイブレータ５と、ラッチ回路６と、このリ
トリガブルモノマルチバイブレータ５の出力パルス幅を
その時定数ＯＲで決めるリトリガブルモアマルチバイブ
レータ５の外付は部品コンデンサＣおよび抵抗Ｒとで構
成され、リトリガブルモアマルチバイブレータ５の出力
パルスをラッチ信号としてラッチ回路６に出力し、ラッ
チ回路６の出力によって、周波数の弁別を行なうように
動作するものであった。
、周波数を弁別すべきパルスを入力とするリトリガブル
モアマルチバイブレータ５と、ラッチ回路６と、このリ
トリガブルモノマルチバイブレータ５の出力パルス幅を
その時定数ＯＲで決めるリトリガブルモアマルチバイブ
レータ５の外付は部品コンデンサＣおよび抵抗Ｒとで構
成され、リトリガブルモアマルチバイブレータ５の出力
パルスをラッチ信号としてラッチ回路６に出力し、ラッ
チ回路６の出力によって、周波数の弁別を行なうように
動作するものであった。
この周波数弁別回路は、外付は部品コンデンサＣと抵抗
Ｒの時定数ＣＲで決まるリトリガブルモアマルチバイブ
レータ５の出力パルス幅と入力パルス幅とを比較し、入
力パルス幅かりトリガブルモノマルチバイブレーク５の
出力パルス幅より大きい場合は入力パルスがラッチ回路
６によって、ラッチされるから、ラッチ回路６の出力は
Ｈ（ハイレベル）となり、入力パルスの周波数は１／Ｃ
Ｒ以下であり、入力パルス幅がリトリガブルモアマルチ
バイブレータ５の出力パルス幅より小さい場合は、入力
パルスはラッチ回路６によってラッチされず、ラッチ回
路６の出力はＬ（ローレベル）となり、入力パルスの周
波数は１／ＣＲ以上であるということが弁別できる。
Ｒの時定数ＣＲで決まるリトリガブルモアマルチバイブ
レータ５の出力パルス幅と入力パルス幅とを比較し、入
力パルス幅かりトリガブルモノマルチバイブレーク５の
出力パルス幅より大きい場合は入力パルスがラッチ回路
６によって、ラッチされるから、ラッチ回路６の出力は
Ｈ（ハイレベル）となり、入力パルスの周波数は１／Ｃ
Ｒ以下であり、入力パルス幅がリトリガブルモアマルチ
バイブレータ５の出力パルス幅より小さい場合は、入力
パルスはラッチ回路６によってラッチされず、ラッチ回
路６の出力はＬ（ローレベル）となり、入力パルスの周
波数は１／ＣＲ以上であるということが弁別できる。
〈発明が解決しようとする問題点〉
しかし、従来のこのような周波数弁別回路ではコンデン
サＣおよび抵抗Ｒの容量値、抵抗値のバラツキでコンデ
ンサＣの充放電の時定数が変わり、従って出力パルス幅
が変わり、周波数検出の精度が悪くなるという欠点を有
していた。また入力パルスの周波数がＣＲによって設定
された弁別周波数の２倍以上になると、辱サイクル以上
のラッチ信号が出力される間に入力パルスがＨになった
りＬになったりするので入力パルス周波数を誤検出する
という欠点や、デユーティ比が５０％でない入力ではＨ
の間隔とＬの間隔が同じではないから入力パルス周波数
の誤検出が多くなるという欠点を有していた。
サＣおよび抵抗Ｒの容量値、抵抗値のバラツキでコンデ
ンサＣの充放電の時定数が変わり、従って出力パルス幅
が変わり、周波数検出の精度が悪くなるという欠点を有
していた。また入力パルスの周波数がＣＲによって設定
された弁別周波数の２倍以上になると、辱サイクル以上
のラッチ信号が出力される間に入力パルスがＨになった
りＬになったりするので入力パルス周波数を誤検出する
という欠点や、デユーティ比が５０％でない入力ではＨ
の間隔とＬの間隔が同じではないから入力パルス周波数
の誤検出が多くなるという欠点を有していた。
本発明はこのような問題点を解決しようとすることを目
的とする。
的とする。
〈問題点を解決するための手段〉
本発明は、前記目的を達成するために、リセット信号が
１秒毎に入力されるｎビット２進カウンタであって、こ
のｎビット２進カウンタの出力の最上位ビットを１秒毎
に検出することによって入力パルスの周波数を２ｎ／ｔ
Ｈｚ以上であるか、２１″／ｌＨｚ未満であるかを弁別
し、同時に各位の出力ビットを１秒毎に検出することに
よって入力パルスの周波数の範囲を弁別するように構成
している。
１秒毎に入力されるｎビット２進カウンタであって、こ
のｎビット２進カウンタの出力の最上位ビットを１秒毎
に検出することによって入力パルスの周波数を２ｎ／ｔ
Ｈｚ以上であるか、２１″／ｌＨｚ未満であるかを弁別
し、同時に各位の出力ビットを１秒毎に検出することに
よって入力パルスの周波数の範囲を弁別するように構成
している。
〈実施例〉
第１図は本発明の実施例に係る周波数弁別回路の回路図
である。この実施例の周波数弁別回路はｎビット２進カ
ウンタ１を備え、この２進カウンタ１の入力端子２に周
波数を検出すべき入力パルスが加えられ、該ｎビット２
進カウンタ１のリセット端子３には１秒毎にリセットパ
ルスか加えられる。該ｎピント２進カウンタ１の出力端
子４０．４１・・・４ｎの各位に周波数検出結果が出力
される。
である。この実施例の周波数弁別回路はｎビット２進カ
ウンタ１を備え、この２進カウンタ１の入力端子２に周
波数を検出すべき入力パルスが加えられ、該ｎビット２
進カウンタ１のリセット端子３には１秒毎にリセットパ
ルスか加えられる。該ｎピント２進カウンタ１の出力端
子４０．４１・・・４ｎの各位に周波数検出結果が出力
される。
即ち最上位ビットの出力端子４ｎに現われる出力レベル
Ｉ」（ハイレベル）またはＬ（ローレベル）ｌｉ−大力
パルスの周）皮数が２ｎ／ｔＨｚ以上であるかどうかを
示し、各位ビットの出力端子４０．４１・・・４ｎに現
われる出力レベルＨまたはＬはその組み合わせにより入
力パルスの周波数範囲を示している。
Ｉ」（ハイレベル）またはＬ（ローレベル）ｌｉ−大力
パルスの周）皮数が２ｎ／ｔＨｚ以上であるかどうかを
示し、各位ビットの出力端子４０．４１・・・４ｎに現
われる出力レベルＨまたはＬはその組み合わせにより入
力パルスの周波数範囲を示している。
〈発明の効果〉
以上のように、本発明の周波数弁別回路は、ｎビン）２
進カウンタの入力に周波数を弁別すべ外入力パルスを加
え、これを順次カウントし、を砂径たとえば１秒後に最
上位ビットの出力状態が１４であるかしてあるかを調べ
、入力パルスの周波数が２′／ ｔ ］（ｚ以上である
か２″／ｌＨｚ未満であるかを検出するようにしたもの
であるから、１秒という時間設定はリセット信号を１秒
毎に入力することで可能となると同時に２°、２１．２
２・・・の各位の出力状態がＨであるか１−であるかを
調べることによってパルス周波数の弁別を行なうことが
出来、周波数を弁別すべき入力パルスの範囲やデユーテ
ィ比に制限はない。また従来技術のように外付は部品を
用いることなく回路を構成しているから、部品定数のバ
ラツキによる精度の低下もなくなる。
進カウンタの入力に周波数を弁別すべ外入力パルスを加
え、これを順次カウントし、を砂径たとえば１秒後に最
上位ビットの出力状態が１４であるかしてあるかを調べ
、入力パルスの周波数が２′／ ｔ ］（ｚ以上である
か２″／ｌＨｚ未満であるかを検出するようにしたもの
であるから、１秒という時間設定はリセット信号を１秒
毎に入力することで可能となると同時に２°、２１．２
２・・・の各位の出力状態がＨであるか１−であるかを
調べることによってパルス周波数の弁別を行なうことが
出来、周波数を弁別すべき入力パルスの範囲やデユーテ
ィ比に制限はない。また従来技術のように外付は部品を
用いることなく回路を構成しているから、部品定数のバ
ラツキによる精度の低下もなくなる。
またパルス発信側においてもパルス発振器に接続された
分局器の分周比を本発明の周波数弁別回路によって弁別
でき、１組の発信ラインによって数種の情報を送るとい
った効果も期待できる。
分局器の分周比を本発明の周波数弁別回路によって弁別
でき、１組の発信ラインによって数種の情報を送るとい
った効果も期待できる。
このようにして本発明は非常に簡単な回路構成でパルス
波の周波数弁別が可能となるという効果を有する。
波の周波数弁別が可能となるという効果を有する。
第１図は従来例の周波数弁別回路図、第２図は本発明の
実施例の周波数弁別回路図である。 １はｎビット２進カウンク、５はリトリガブルモノマル
チバイブレーク、６はラッチ回路。
実施例の周波数弁別回路図である。 １はｎビット２進カウンク、５はリトリガブルモノマル
チバイブレーク、６はラッチ回路。
Claims (1)
- （１）リセット信号がｔ秒毎に入力されるｎビット２進
カウンタであって、このｎビット２進カウンタの出力の
最上位ビットをｔ秒毎に検出することによって入力パル
スの周波数が２＾ｎ／ｔＨｚ以上であるか、２＾ｎ／ｔ
Ｈｚ未満であるかを弁別し、同時に各位の出力ビットを
ｔ秒毎に検出することによって入力パルスの周波数の範
囲を弁別する周波数弁別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12722784A JPS614972A (ja) | 1984-06-19 | 1984-06-19 | 周波数弁別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12722784A JPS614972A (ja) | 1984-06-19 | 1984-06-19 | 周波数弁別回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS614972A true JPS614972A (ja) | 1986-01-10 |
Family
ID=14954875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12722784A Pending JPS614972A (ja) | 1984-06-19 | 1984-06-19 | 周波数弁別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS614972A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02130130U (ja) * | 1989-03-31 | 1990-10-26 | ||
| JP2014077784A (ja) * | 2012-10-05 | 2014-05-01 | Lsis Co Ltd | パルス信号に対する遮断周波数検出装置及びその方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS533276A (en) * | 1976-06-29 | 1978-01-12 | Mitsubishi Electric Corp | Pulse detecting apparatus |
-
1984
- 1984-06-19 JP JP12722784A patent/JPS614972A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS533276A (en) * | 1976-06-29 | 1978-01-12 | Mitsubishi Electric Corp | Pulse detecting apparatus |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02130130U (ja) * | 1989-03-31 | 1990-10-26 | ||
| JP2014077784A (ja) * | 2012-10-05 | 2014-05-01 | Lsis Co Ltd | パルス信号に対する遮断周波数検出装置及びその方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES427601A1 (es) | Un aparato para la lectura de esfuerzos para presentar un equivalente numerico de una deformacion por esfuerzo de una estructura. | |
| US3956710A (en) | Phase locked loop lock detector and method | |
| GB1446801A (en) | Time interval phase detection in distance measuring apparatus | |
| US4091683A (en) | Single channel electrical comparative measuring system | |
| JPH0324425A (ja) | 変位量計測装置 | |
| KR920002022B1 (ko) | 계수형 계측기기의 계수오류 검출장치 | |
| JPS614972A (ja) | 周波数弁別回路 | |
| KR100209726B1 (ko) | 펄스 에지 검출 및 듀티(Duty)비 측정 회로 | |
| JPH0121436Y2 (ja) | ||
| JP4195520B2 (ja) | 位相測定装置 | |
| KR0122855B1 (ko) | 하이 임피던스 측정회로 | |
| SU949512A1 (ru) | Устройство дл измерени сопротивлений | |
| RU1780041C (ru) | Фазометр | |
| JPH0210915A (ja) | パルス状信号の極性統一回路 | |
| SU1698826A1 (ru) | Преобразователь отклонени сопротивлени в код | |
| SU761961A1 (ru) | Цифровой миллитесламетр 1 | |
| SU1649465A1 (ru) | Устройство дл измерени девиации частоты | |
| SU924641A1 (ru) | Устройство дл измерени физических величин с цифровой регистрацией | |
| SU1081555A1 (ru) | Автоматический цифровой мост переменного тока | |
| RU2032884C1 (ru) | Интегрирующий измеритель отношения двух временных интервалов | |
| SU1580283A1 (ru) | Цифровой омметр | |
| SU1198546A1 (ru) | Интегратор | |
| SU721764A2 (ru) | Транзисторный частотомер | |
| SU1672382A1 (ru) | Устройство дл измерени сдвига фаз | |
| RU1840896C (ru) | Устройство анализа параметров модуляции импульсных сигналов |