JPS61500347A - 直列トランジスタ・チヨツパ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 直列トランジスタ・チョッパ 発明の背景 この発明は、一般的には電源装置に関するものであり、特にＤＣ電源からＤＣ負 荷に伝えられる電力量を制御するためのチョッパ回路に関するものである。

チョッパ回路は、典型的には、バッテリのようなりＣ電源から伝えられる電力を 制御することによりＤＯモータの速度を制御するために使用される。先行のチョ ッパ回路は、シリコン制御整流器、すなわちＳＯＲが使用されており、ＤＣ電源 とモータとの間で直列に接続されていた。ＳＯＲは、モータについて指令された 速度の関数として発生される制御パルスによりゲートされて導通ずる。

このような装置はモータの速度を制御するためには有効であるけれども、このよ うな装置は、モータに伝えられる電力を正確に制御するためにＳＯＲが適切な時 点においてオフに転換されることを確実にするように、容積が大きく高価な転換 回路を必要とする。

先行技術において知られている別異のチョッパはマルモト（ｍａｒｕｍｏｔｏ　 ）他の米国特許第４，２１１，９６１号に開示されている。このチョッパでは、 Ｄｏ電源とモータとの間で直列に接続された複数個の並列接続トランジスタが用 いられている。各トランジスタはモータに伝えられる電力を制御するために適切 な時点でゲートされて導通ずる。

マルモト他による装置では容積が大きく高価な転換回路の必要は除去されるけれ ども、この装置は、ＤＣ電源によって生成される電圧がトランジスタの最大定格 電圧をこえることがない低から中位電力の適用においてのみ使用できるものであ ることが見出された。現在適用されているパワー・トランジスタは、４５０ボル ト程度の電圧定格を有している。したがって、この装置は高電圧電源によって励 起される比較的大きいＤＣ負荷の速度を制御するために使用することはできない 。

発明の概要 この発明によると、ＤＣ電源からＤＣ負荷に伝えられる電力を制御するためのト ランジスタ・チョッパには、ＤＣ電源と負荷との間で直列に接続されている２個 以上のトランジスタ、および、各トランジスタを横切る電圧を制御するための手 段が含まれ、該トランジスタはどの時点においてもＤＣ電源によって生成される 電圧の一部だけにしたがうようにされている。

該チョッパには電源と負荷との間で直列に接続されたｎ個のトランジスタが含ま れており、こ＼にｎは２より大きいか、これに等しい任意の数である。ベース駆 動回路がトランジスタに結合され、ベース駆動信号を生成させて該トランジスタ をオン状態とオフ状態とノ間でスイッチさせて負荷に伝えられる電力を制御する ようにされる。全てのトランジスタがオフにすしている間にＤＣ電流の経路を生 成させる手段が各トランジスタに接続されて、電源によって生成されるＤＣ電圧 の一部が各トランジスタを横切って現われるようにされる。ベース駆動回路がト ランジスタの全てに対してオフまたはオンになることを指示したときに、残りの トランジスタがオンにゲートされるのに先立って１個以上のトランジスタが導通 しようとすることがある。

このような場合、各トランジスタに関連している分離電圧制御手段は各トランジ スタを横切る電圧を制御して、全ＤＣ電圧がトランジスタの１個を通してかけら れる状態を防止するようにされる。

各電圧制御手段には、開放回路バッテリ電圧の特定の値において、関連されるト ランジスタのコレクターエミッタ電圧をクランプするためのツェナ・ダイオード が含まれている。該電圧制御手段には、さらに、ある所定のレベルにおいて時間 に関する電圧の変化率を制御するためのスナツバ（ｓｎｕｂｂｅｒ）が含まれて いる。

図面の簡単な説明 Ｒ１図は、先行技術におけるＳＣＲチョッパ回路の概略図である。

第２図は、この発明による直列トランジスタ・チョッパの概略図である。

第３図は、第２図に示されている回路の動作を例示する１組の波形図である。

好適実施例の説明 こ＼で第１図を参照すると、モータ１０のような負荷に伝えられる電力を制御す るための従来形式のチョッパ回路が例示されており、このような電力は一般的に １２で例示されるＤＣ電源によって生成されるものである。ＤＣ電源によって生 成された電力は、ＤＣ電源１２とモータ１０との間で直列に接続されたシリコン 制御整流器、すなわちＳＣ！Ｒ１４の形式のサイリスクによって変調される。５ ＣＲ１４の点弧は、モータ１０に対する指示された速度および／またはモータ１ ０の動作パラメータを感知するフィードバック信号に応答して５ｉｌｌ：Ｒ１４ に対する適切なゲート信号を生成させる制御回路１６によって行なわれる。

シリコン制御回路の性質のために、第１図で示される回路は転換回路１８を必要 とするものであり、これは制御回路１６に接続され、また、該制御回路１６によ って指示されたときには、５ＣＲ１４のアノードおよびカソードを横切って、該 ５ＣＲ１４を迅速にオフにさせる。この転換回路１８は容積が大きく高価な部品 を含み、チョッパの重量およびコストを増加させる。

第１図に示されている転換回路に対する必要性を除去するため、第２図に示され ているこの発明のチョッパ回路によれば、ＤＣ電源およびモータ１０のような負 荷の間で直列に接続されたスイッチング・トランジスタが使用される。第２図に 示されている回路は、ＤＣ電源１２によって供給される高レベルのＤＣ電圧の変 調または“チョップ操作″を必要とする大形のＤＣモータを動作させることが所 望される適用において特に有利なものである。この発明によれば、モータ１０に 対する電力の流れを変調するために、ＤＣ電源１２の開放回路電圧より低い電圧 定格を有する比較的安禰なトランジスタの使用が許容される。

第２図に示されている回路には、電圧源１２およびモータ１０の間で直列に接続 されたｎ個のトランジスタが含まれている。第２図の回路はｎ　＝　２なる条件 で説明されるが、ｎは２より大きい任意の数でよいことが理解される。

バッテリ１２は、第１および第２のＤＣ導体２０゜２２を介してチョッパに接続 される端子において、第１および第２のＤＣ電圧を発生させる。第１の導体２０ はトランジスタＱ１のコレクタに直結されるか、または、チョッパへの電流の変 化率を制御するインダクタまたはチョーク・コイルＬ１を通してこれに接続され る。インダクタＬ１を横切って接続されているものはダイオードＤ１であり、こ れはインダクタＬ１によって生成された戻りＩＭＦを消散させるものである。

トランジスタＱ１のエミッタはトランジスタＱ２のコレクタに接続され、また、 Ｑ２のエミッタはインダクタＬ２を通してＤＯモータ１０に接続されている。

インダクタＬ２は、第２の導体２２およびトランジスタＱ２とインダクタＬ２と の間の接続部の間に接続されたダイオードＤ２と共にモータ１０を通して電流の 変化率を制御する。

第１の抵抗Ｒ１はトランジスタＱ１のコレクターエミッタ回路を横切って接続さ れ、また、第２の抵抗Ｒ２は第２の導体２２およびトランジスタＱ１とＱ２との 間の接続部の間に接続されている。好適な実施例においては、必要な場合ではな いけれども、抵抗Ｒ１およびＲ２の値は等しい。これらの第１および第２の抵抗 Ｒ１およびＲ２は、トランジスタＱ１およびＱ２の双方がオフにされているとき 、ＤＣ電源１２によって生成されるＤＣ電流に対する電流経路を形成させる。

トランジスタＱ１およびＱ２には、トランジスタ制御回路２４に接続されたベー ス電極が含まれている。

この制御回路２４はトランジスタをオン状態とオフ状態との間でスイッチするベ ース駆動信号を生成させ、これにより負荷１０に伝えられる電力を制御する。こ の制御回路２４の出力はトランジスタＱ１およびＱ２のベースに対して同時に伝 送される。

双方のトランジスタＱ１およびＱ２がベース駆動信号を同時に受入れたとしても 、トランジスタは相異なる特性をもっていて、他方に先立って一方がオンまたは オフになることがある。このような場合には、オフ状態にあるトランジスタは全 体的なり（３電源電圧にしたがうことになる。この状態が生じることを防止する ために、第１および第２のツェナ・ダイオードｃＲ１およびＯＲ’ｌが、夫々に 、第１および第２のトランジスタＱ１およびＱ２のコレクターエミッタ回路を横 切って接続される。これらのツェナ・ダイオードは、電源電圧の特定の比率にお いてトランジスタのコレクターエミッタ電圧を有効にクランプする高い電力定格 を有しており、また、短時間の間モータの全電流を導通させることができねばな らない。好適な実施例においては、ツェナ・ダイオードＣＲ１およびＣＲ２はパ ワー・ツェナであって、開放回路ＤＣ電源電圧の約６０％において、各トランジ スタに対するコレクターエミッタ電圧をクランプさせる。これらのデバイスは、 ３または４マイクロ秒にわたって全モータ電流を導通させる定格にされている。

トランジスタ制御回路２４がトランジスタＱ１およびＱ２をオフにさせる信号を 生成させたとき、トランジスタの一方はオフ状態にスイッチされるけれども、他 方はオン状態に留まる。

各コレクターエミッタ回路を横切って接続されているものはスナツパ回路３０． ３２であり、それと並列に接続されたツェナ・ダイオードに対するクランプ電圧 に達するまで、この時間中にオフのトランジスタを横切る電圧の変化率を制限す る。トランジスタＱ１を横切って接続されたスナツパ回路３ｏには、抵抗Ｒ３お よびキャパシタＣ１からなるＲｅ回路が含まれており、ダイオードＤ３は抵抗Ｒ ３を横切って接続されている。

同様にして、トランジスタＱ２に対するスナツパ回路３２は、キャパシタＣ２に 直列の抵抗Ｒ４を含むＲｅ回路からなるものであり、その組合せはトランジスタ Ｑ２のコレクターエミッタ回路を横切って接続されている。ダイオードＤ４は抵 抗Ｒ４を横切って接続されている。

また、第３図をも参照して、第２図に示されている回路の動作について、前記第 ３図に例示された波形と共に説明される。第３図の波形は以下にあげられた部品 の値を用いてコンピュータ・シミュレーションにより発生されたものである。

電源１２の開放回路電圧　６００Ｖ 電源１２の内部抵抗　、２Ω Ｌ　１　１００　ｎｈ Ｒ１５００Ω Ｒ２５００Ω Ｌ２およびモータ１０の　５００　μｈ組合せインダクタンス モータ１０の抵抗　、４Ω ＣＲ１おヨヒ０Ｒ２（７）破壊電圧　３５０ｖコンピユータ・シミュレーション の始まりである時点１＝０において、双方のトランジスタＱ１およびＱ２はオン 状態にあり、１０００アンペアの負荷電流工りがモータ１０を通して流れるもの とする。この時間中には、無視できる電圧降下がトランジスタＱ１およびＱ２の 各々を横切って現われ、このために、抵抗Ｒ２を横切る電圧ＶＲ２およびダイオ ードＤ２とインダクタＬ２およびモータ１０の直列接続とを横切る電圧ＶＤ２は 、双方とも、６００ボルトの開放回路電圧から電源１２の内部抵抗を横切る降下 およびインダクタＬ１を横切る降下を引いたものに略々等しい。

時点ｔ１において、双方のトランジスタＱ１およびＱ２はオン状態からオフ状態 にスイッチする。このとき、各トランジスタのコレクターエミッタ回路を横切る 電圧は、電源１２の開放回路電圧の約半分、すなわち３００ボルトになる。また 、このとき、ダイオードＤ２とインダクタＬ２およびモータ１０を横切る電圧ｖ Ｄ２は、約−１ボルトに低下する。この時間中に、負荷電流工りは、１０００ア ンペアの初期値から双方のトランジスタＱ１およびＱ２が続けて再びオンに戻さ れるまで減少する。

時点ｔ２においては、トランジスタＱ２は波形よりＱ２で例示されるようにオン にされ、一方、時点ｔ２に続く時点ｔ３においては、トランジスタＱ１は波形よ りＱＩで例示されるようにオンにされる。時点ｔ２およびｔ。

の間に、トランジスタＱ１のコレクターエミッタ回路を横切る電圧Ｖ（ＩＣＱｊ は、約３５０ボルトのツェナ降伏電圧に上昇する。電圧は時点ｔ、までこの値に クランプされ、この時点で電圧ＶＣｇＱ＋は約２ボルトに降下する。

また１時点ｔ２および１．の間に、分岐電流工１および工２は指数関数的に増大 する。分岐電流工１は、Ｑｌのエミッタからの電流に関連のスナツパ回路、ツェ ナ・ダイオードおよび抵抗Ｒ１を通る電流を加えたものに等しい。電流工２は、 工１から抵抗Ｒ２を通る電流を引いたものに等しい。

時点ｔ３の始まりにおいて、抵抗Ｒ２を横切る電圧およびダイオードＤ２を横切 る電圧は急激に増大する。

時点ｔ３に続けて、負荷を通る電流工）は少しだけ指数関数的に増大するが、第 ６図における波形についてのスケールのために、この期間中の負荷電流は一定の ようにみえる。

時点ｔ！およびｔ４の間に、双方のトランジスタＱ１およびＱ２は完全に導通し 、このため、各々を横切る電圧は約２ボルトである。電流工１および工２はわず かに増大し、一方、電圧ＶＲ２およびＶＤ２はわずかに減少する。

時点ｔ４において、トランジスタＱ１は急にオフにされる。このトランジスタを 横切る電圧ＶＯ［Ｑｌは、ダイオードＣＲ１によって与えられるクランプ・レベ ルである６５０ボルトに上昇し、一方、トランジスタＱ２を横切る電圧は約２ボ ルトに留まる。トランジスタＱ１を横切る電圧の上昇率は、前記されたように、 スナツバ回路３０によって制御される。また、時点ｔ４に続けて、抵抗Ｒ２を横 切る電圧は上昇を開始し、また、ダイオードＤ２を横切る電圧は約−１ボルトに クランプする。電流工１と工２および負荷電流工りは、トランジスタＱ１の非励 起のために減少する。

時点ｔ５において、トランジスタＱ２もオフにされる。したがって、トランジス タＱ１のコレクターエミッタ回路を横切る電圧は減少し、一方、トランジスタＱ ２のコレクターエミッタ回路を横切る電圧および抵抗Ｒ２を横切る電圧は増大す る。この時点において、分岐電流工１および工２はゼロに減じ、また、負荷電流 は、トランジスタＱ１およびＱ２が続けてオンに戻されるまで連続して減少する 。

トランジスタＱ１がオンにされ、一方、トランジスタＱ２がオフであるときには 、トランジスタＱ２を横切る電圧はツェナ・ダイオードＣＲ２により制御されて 、ツェナ・ダイオードＣＲ１について前述されたように、それに対する全ＤＣ電 源電圧が印加されることが防止される。また、Ｑ２を横切る電圧の変化率は、前 述されたスナツバ回路３０の動作と同様に、スナツバ回路３２によって制御され る。

トランジスタＱ１およびＱ２の各々を横切る電圧がツェナ・ダイオードＣＲ１ま たはＣＲ２の降伏電圧をこえないことは第３図の波形図から認めることができ、 このために、これらのトランジスタはＤＣ電源１２の開放回路電圧より低い電圧 定格のものでよい。したがって、比較的大きいモータが、この回路を使用して制 御されることができる。さらに、より小さいモータがこの回路によって制御され ようとするときには、高い信頼度でモータを制御するために安価な部品を使用す ることができる。

補正書の翻訳文提出書（特許法第１８４条の７第、１項）昭和６０年７月５日 特許庁長官　宇　賀　道　部　殿 １、特許出願の表示 Ｐ　ＣＴ／Ｕ　Ｓ　８４１０１７６５ ２、発明の名称 直列トランジスタ・チョッパ ３、特許出願人 名　称　サンドストランド・コーポレーション４、代理人〒１００ 昭和６０年２　月４　日 ６、添付書類の目録 （１）補正書の翻訳文　１通 請求の範囲（補正） １．　権利を損なうことなく削除。

２　権利を損なうことなく削除。

＆　権利を損なうことなく削除。

４、権利を損なうことなく削除。

５、（補正後） 電圧および電流を生成させる電源から負荷に伝えられる電力を制御するための回 路において：電源と負荷との間で直列に接続されたｎ個のトランジスタであって 、各々は該電源の電圧より低い定格電圧を有し、こ＼にｎ）１であるもの； トランジスタの各々に接続された手段であって、該トランジスタの全てをオン状 態とオフ状態との間でスイッチさせて、負荷に伝えられ電力を制御するために信 号を生成させるためのもの； トランジスタに接続された手段であって、全てのトランジスタがオフであるとき に電源電流を導通させ、電源電圧の一部分が各トランジスタを横切って現われる ようにされるもの； トランジスタに接続された手段であって、各トランジスタを横切る電圧を制御し て、各トランジスタを横切る電圧がその電圧定格を下回って維持されるもの；が 含まれており、 電圧制御手段には、トランジスタがオン状態とオフ状態との間でスイッチされる ときに、各トランジスタを横切る電圧の変化率を制限する手段が含まれている； 電力制御回路。

６、　ＤＣ電圧および電流を発生させるＤＣ電源からＤＣ負荷に対して伝えられ る電力を制御するためのチョッパ回路において： 電源と負荷との間に直列に接続されたｎ個のトランジスタであって、その各々は ＤＣ電源の電圧より低い定格電圧を有し、こ＼にｎ）１であり、各トランジスタ にはコレクタおよびエミッタ電極が含まれているもの；トランジスタに接続され た手段であって、負荷に伝えられる電力を制御するために該トランジスタをオン 状態とオフ状態との間でスイッチさせる信号を生成するもの； トランジスタに接続された手段であって、全てのトランジスタがオフであるとき にＤＣ電流を導通させて、ＤＣ電圧の一部分が各トランジスタを横切って現われ るようにするもの； トランジスタに接続された手段であって、少なくとも１個のトランジスタがオン 状態にあるときに、オフ状態にある各トランジスタを横切る電圧を制御し、各々 のオフにされているトランジスタを横切る電圧がその定格電圧よりも低くされて おり、オフ状態にある各トランジスタを横切る電圧の変化率を制限する手段が含 まれ、該制限手段には各トランジスタのコレクタおよびエミッタ電極を横切って 接続されたＲＣ回路が含まれているもの； が含まれている改良されたチョッパ回路。

７、ＲＣ回路には抵抗と直列にされたキャパシタが含まれ、制限手段には、さら に、該抵抗と並列に接続されたダイオードが含まれている請求の範囲第６項記載 の改良。

８、（補正後） 電圧および電流を生成させるバッテリからＤＣモータに伝えられる電力を制御す るためのトランジスタ・チョッパ回路であって、第１および第２の端子は夫々に 第１および第２の導体に接続されており：夫々にコレクタおよびエミッタ回路を 有する第１および第２のトランジスタであって、これらのトランジスタはバッテ リとモータとの間で直列に接続され、第１のトランジスタは第１の導体に接続さ れ、第２のトランジスタはモータに結合されており、これらのトランジスタは互 いに異なるターン・オン時間およびターン・オフ時間を有するもの； トランジスタに接続されたトランジスタ制御部であって、モータに伝えられる電 力を制御するため、該トランジスタの全てをオン状態とオフ状態との間でスイッ チさせる信号を生成するもの； 第１のトランジスタのコレクタおよびエミッタ電極を横切って接続された第１の 抵抗； 第２の導体と第１および第２のトランジスタの間の接続部との間に接続された第 ２の抵抗であって、該第１および第２の抵抗は、トランジスタがオフであるとき にＤＣ電流のための経路を形成させるもの；トランジスタのコレクタおよびエミ ッタ電極を横切って接続された手段であって、ターン・オン時間およびターン・ オフ時間の差により一方のトランジスタがオフ状態にあり、他方のトランジスタ がオン状態にあるようにされるときに、該トランジスタの１個を横切る電圧を制 御するためのもの； が含まれているトランジスタ・チョッパ回路。

９　（補正後） 電圧および電流を生成させるバッテリからＤＣモータに伝えられる電力を制御す るためのトランジスタ・チョッパ回路であって、第１および第２の端子は夫々に 第１および第２の導体に接続されており：夫々にコレクタおよびエミッタ回路を 有する第１および第２のトランジスタであって、これらのトランジスタはバッテ リとモータとの間で直列に接続され、第１のトランジスタは第１の導体に結合さ れ、第２のトランジスタはモータに結合されているもの；トランジスタをオン状 態とオフ状態との間でスイッチさせるために該トランジスタに接続されたトラン ジスタ制御部であって、モータに伝えられる電力を制御するためのもの； 第１のトランジスタのコレクタおよびエミッタ電極を横切って接続された第１の 抵抗； 第２の導体と第１および第２のトランジスタの間の接続部との間に接続された第 ２の抵抗であって、該第１および第２の抵抗は、トランジスタがオフであるとき にＤＣ電流のための経路を形成させるもの；トランジスタのコレクタおよびエミ ッタ電極を横切って接続された手段であって、トランジスタの１個がオフ状態に あり、別異のトランジスタがオン状態にあるときには、当該トランジスタを制御 するためのもの；が含まれており、 該制御手段には、夫々に第１および第２のトランジスタのコレクタおよびエミッ タ電極を横切って接続された第１および第２のツェナ・ダイオードが含まれてい る； トランジスタ・チョッパ回路。

１０、（補正後） 電圧および電流を生成させるバッテリからＤｏモータに伝えられる電力を制御す るためのトランジスタ・チョッパ回路であって、第１および第２の端子は夫々に 第１および第２の導体に接続されており：夫々にコレクタおよびエミッタ回路を 有する第１および第２のトランジスタであって、これらのトランジスタはバッテ リとモータとの間で直列に接続され、第１のトランジスタは第１の導体に結合さ れ、第２のトランジスタはモータに結合されているもの；トランジスタをオン状 態とオフ状態との間でスイッチさせるために該トランジスタに接続されたトラン ジスタ制御部であって、モータに伝えられる電力を制御するためのもの； 第１のトランジスタのコレクタおよびエミッタ電極を横切って接続された第１の 抵抗； 第２の導体と第１および第２のトランジスタの間の接続部との間に接続された第 ２の抵抗であって、該第１および第２の抵抗は、トランジスタがオフであるとき にＤＣ電流のための経路を形成させるもの；トランジスタのコレクタおよびエミ ッタ電極を横切って接続された手段であって、トランジスタの１個がオフ状態に あり、別異のトランジスタがオン状態にあるときには、当該トランジスタを制御 するためのもの：が含まれており、 該制御手段には、トランジスタがオフ状態にあるときに各トランジスタを横切る 電圧の変化率を制限するための手段が含まれている； トランジスタ・チョッパ回路。

１１、制限手段には、夫々に第１および第２のトランジスタのコレクタおよびエ ミッタ電極を横切って接続された第１および第２のＲＣ回路が含まれている請求 の範囲第１０項記載のチョッパ回路。

１２、制限手段には、各トランジスタのコレクタおよびエミッタ電極を横切って 直列に接続された充電抵抗およびキャパシタと該充電抵抗に並列に接続されたダ イオードとが含まれている請求の範囲第１０項記載のチョッパ回路。

菌　陽　臘　審　舖　牛 ＋ｍａ＋’＋＋ａ＋ｔｅｗ＋　Ａｓア、１ｍ”〒７０１７６５

Claims (12)

【特許請求の範囲】
1. １．ＤＣ電圧および電流を発生させるＤＣ電源からＤＣ負荷に対して伝えられる 電力を制御するためのチヨツパ回路において： 電源と負荷との間に直列に接続されたｎ個のトランジスタであって、その各々は ＤＣ電源の電圧より低い定格電圧を有し、こゝにｎ＞１であるもの；トランジス タに接続された手段であって、負荷に伝えられる電力を制御するために該トラン ジスタをオン状態とオフ状態との間でスイツチさせる信号を生成するもの； トランジスタに接続された手段であって、全てのトランジスタがオフであるとき にＤＣ電流を導通させて、ＤＣ電圧の一部分が各トランジスタを横切って現われ るようにするもの； トランジスタに接続された手段であって、少なくとも１個のトランジスタがオン 状態にあるときに、オフ状態にある各トランジスタを横切る電圧を制御し、各々 のオフにされているトランジスタを横切る電圧がその定格電圧よりも低くされる もの； が含まれている改良されたチヨツパ回路。
2. ２．ＤＣ電源は第１および第２の電圧を生成させ、各トランジスタはコレクタお よびエミツタ電極を含み、該トランジスタは第１の電圧に結合されており、導通 手段は、夫々に、ｎ−１個のトランジスタのコレクタおよびエミツタ電極を横切 って結合されたｎ−１個の抵抗を含み、ｎ番目の抵抗は第２の電圧とｎ番目のト ランジスタおよびこれに接続されたトランジスタの接続部との間に接続されてい る請求の範囲第１項記載の改良。
3. ３．電圧制御手段には、夫々にｎ個のトランジスタの１個に接続されたｎ個のツ エナ・ダイオードが含まれている請求の範囲第１項記載の改良。
4. ４．各トランジスタにはコレクタおよびエミツタ電極が含まれ、各ツエナ・ダイ オードはトランジスタのコレクタおよびエミツタ電極を横切って接続されている 請求の範囲第３項記載の改良。
5. ５．電圧制御手段には、オフ状態にある各トランジスタを横切る電圧の変化率を 制限する手段が含まれている請求の範囲第１項記載の改良。
6. ６．各トランジスタにはコレクタおよびエミツタ電極が含まれ、制限手段には各 トランジスタのコレクタおよびエミツタ回路を横切って接続されたＲＣ回路が含 まれている請求の範囲第５項記載の改良。
7. ７．ＲＣ回路には抵抗と直列のキヤパシタが含まれ、制限手段には、さらに、抵 抗と並列に接続されたダイオードが含まれている請求の範囲第６項記載の改良。
8. ８．電圧および電流を生成させるバツテリからＤＣモータに伝えられる電力を制 御するためのトランジスタ・チヨツパ回路であって、第１および第２の端子は夫 々に第１および第２の導体に接続されており：夫々にコレクタおよびエミツタ回 路を有する第１および第２のトランジスタであつて、これらのトランジスタはバ ツテリとモータとの間で直列に接続され、第１のトランジスタは第１の導体に結 合され、第２のトランジスタはモータに結合されているもの；トランジスタをオ ン状態とオフ状態との間でスイツチさせるために該トランジスタに接続されたト フンジスタ制御部であつて、モータに伝えられる電力を制御するためのもの； 第１のトランジスタのコレクタおよびエミツタ電極を横切つて接続された第１の 抵抗； 第２の導体と第１および第２のトランジスタの間の接続部との間に接続された第 ２の抵抗であつて、該第１および第２の抵抗は、トランジスタがオフであるとき にＤＣ電流のための経路を形成させるもの；トランジスタのコレクタおよびエミ ツタ電極を横切つて接続された手段であつて、トランジスタの１個がオフ状態に あり、別異のトランジスタがオン状態にあるときには、当該トランジスタを制御 するためのもの；が含まれているトランジスタ・チヨツパ回路。
9. ９．制御手段には、夫々に第１および第２のトランジスタに接続された第１およ び第２のツエナ・ダイオードが含まれている請求の範囲第８項記載のチヨツパ回 路。
10. １０．制御手段には、トランジスタがオフ状態にあるときに、各トランジスタを 横切る電圧の変化率を制限するための手段が含まれている請求の範囲第８項記載 のチヨツパ回路。
11. １１．制限手段には、夫々に第１および第２のトランジスタのコレクタおよびエ ミツタ電極を横切つて接続された第１および第２のＲＣ回路が含まれている請求 の範囲第１０項記載のチヨツパ回路。
12. １２．制限手段には、各トランジスタのコレクタおよびエミツタ電極を横切つて 直列に接続された充電抵抗およびキヤパシタと該充電抵抗に並列に接続されたダ イオードとが含まれている請求の範囲第１０項記載のチヨツパ回路。