JPS61500403A - 多重モ−ドデ−タ通信システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 多重モード　データ通信システム 本発明はデータ　リード及び制御リードによってデータ装置に接続されたデータ 通信インタフェースを動作する方法に関する。

発明の背景 今日の顧客の構内に設置されるデータ通信システムには多様なタイプの端末装置 及び各種のサービス要件を持つネットワーク局に対するサービスを提供できるこ とが要求される。これらシステムは、例えば、デジタル電話機、アナログ電話機 、及び各種のタイプのデータ端末装置を持つワーク　ステーションを処理できる ことが必要でおる。これらデータ端末装置は各種のインタフェース、伝送速度、 及び送信プロトコールにて動作する。これらを通信交換設備にて相互接続する場 合、これら各種のタイプのデータ端末とホスト　コンピュータあるいは伝送設備 の間に相互接続を提供することが必要である。

先行技術の構成では、交換システムは個々のタイプの装置に対してあらかじめ選 択された専用の装置を提供することによってのみ音声及び／あるいはデータ　サ ービスの両方を提供することが可能であった。従来、電話サービスは専用のチッ プ及びリングによって提供され、データ　サービスは第２のチップ及びリング　 ペア並びにデジタルをアナログに変換するための適当なモデムを使用することに よって提供されてきた。

データ端末は個々の顧客の要件及び使用できる通信チャネルの特性に工って決定 される各種の伝送速度及びフォーマットにて動作する。アナログ　チャネルのみ が提供される場合、使用できるモデムのタイプは、２つのり非同期モデムはデー タの伝送を比較的低速度（通常１２００ビット／秒以下）にて支援する。非同期 データ伝送は１文字１文字の動作でアシ、個々の文字が開始及び停止ビットに工 ってフレーム化されることを特徴とする。非同期モデムは、特に高い伝送速度を 提供できないかわりに、低価格にて実現でき、個別の文字フレーム指示法が使用 されるため単純な端末インタフェース　プロトコールが使用できる。

同期データ伝送は連続データ流並びにビット同期クロックを特徴とする。同期モ デムは伝送されるデータ流のビット　ビット間コーヒーレンズによって比較的高 速（通常９６００ビット／秒以下）にて動作できる長所を持つ。同期データ伝送 技法では文字フレーム指示が行なわれないのが通常であるため、文字のブロック をフレーム化しデータの透過性を提供するための機構が必要となる。

透過性とは、伝送されたデータ　パターンがその通信技法によって制約されない ことを意味する。これらフレーム指示機構は、モラー及びフロー制御、リンク初 期化、その他の技法とともに、通常、リンク　レベル　プロトコールと呼ばれる ものを構成する。各種の端末あるいはコンピュータ製造業者あるいは標準化機関 などＫよって多様なリンク　レベル　プロトコール（例えば、ＨＤＬＣＳ　ＢＩ ＳＹＮＣＳ　ＤＤＣＭＰ）が開発されている。

これら同期プロトコールは通常かなシ複雑であり、従って、単純な非同期プロト コール支援するニジもコストが高くなる。同期伝送を使用することの主な長所は データ速度が高いこと及び性能に優れる（例えば、エラー率が低い）ことである 。同期モデムは使用される特定のプロトコールに対して透過性を持つ。同期モデ ムはプロトコールの詳細を知ることなしに同期ビット流を伝送できる。同期モデ ムは高速にて動作するため、非同期モデムと比較してコストが高くなる。

モデム及び端末装置は同期と非同期１／ｃ分類できるのに加えて、半２重と全２ 重とにも分類できる。半２重動作では一度に装置Ａから装置Ｂへの１方向の伝送 が行なわれ、次に通信回線が装置Ｂから装置Ａへの伝送のために１ターン　ラウ ンド′される。この方法では、一度に１方向の通信を行なうためのチャネル　バ ンド幅を効率的に利用できる。

全２重動作では、通信リンク上の両方の装置が同時に伝送することができる。全 ２重動作では、通常、アナログチャネルでは、各方向のビット速度が減少される 。

アナログ　モデムを制御するため、インタフェース基準、例えばＲ８２３２Ｃが 開発されている。この電子産業協会（Ｅｌｅｃｔｒｏｎｉｃ　Ｉｎｄｕｓｔｒｉ ｅｓ　Ａｓ５ｏｃｉａｔｉｏｎ　）の標準及びその他の標準は、データ端末装置 とモデム間の多重ワイヤ（２５リード）インタフェース定義を提供する。

インタフェース　リードは、データ　リード及びタイミング　リードとして、並 びにモデムの状態及び伝送の方法（半２重の場合）を制御するための多重制御リ ードとして定義される。１つのモデム上の状態は、通常、他方のモデムの状態を 制御するためにその接続の他端の所のモデムに間接的に伝送される。例えば、端 末から半２重モデムに延長する送信要求制御リードはそのモデムして受信モデム に搬送波信号の送信を開始するように命令する。

受信モデムは、搬送波を検出すると、その搬送波検出制御リードを真（能動）Ｋ セットする。つまり、アナログモデム　ペアは、２つのデータ装置（端末ちるい はコンピュータ）間でデータ、タイミング、及び制御情報を伝送する。

要約すると、今日のデータ通信環境は各種のデータ速度、フォーマット、プロト コール、及び制御技法を使用する異なるタイプのデータ端末装置を含む。従って 、今日の交換システムは電話機及び／あるいは端末を持つ局を処理するように設 備することができるが、このサービスを提供するには、個々の局の所にその装置 及び使用できる通信チャネルに特有の特性を処理できる専用の装置が必要となる 。

従って、今日の通信交換システムの１つの問題は音声並びにデータ　サービスを 多様な局設備を処理するためにどこにでも設備できる普遍の局インタフェース設 備を使用して提供することにある。

コＣ１問題ハ％本発明によるデータ通信インタフェースを動作する方法に工って 解決されるが、この方法は以下のステップ、つまシ： ａ）装置からデータ　リードを通じてデータ信号を受信するステップ、 ｂ）受信されたデータ信号からデータ　メツセージを形成するステップ、 Ｃ）制御リードを走査することによって、装置に工って制御リード１ｃ加えられ た、装置から制御信号が受信されたことを表わす信号の状態の変化を検出するス テップ、ｄ）検出された状態の変化に応答して制御メツセージを生成するステッ プ、 ｅ）個々が工（情報）欄を含む複数の欄を持つ循環的に再発する時分割多重フレ ームを生成するステップ、ｆ）個々のメツセージを複数のバイトに分割し、メツ セージの各バイトを後続の時分割多重フレームのＩ欄に挿入するステップ、及び ｇ）メツセージ　バイトを含むこの時分割多重フレームを通信経路を通じてこの インタフェースかう別のデータ装置に伝送するステップを含む。

発明の要約 本発明は先行技術の短所を標準化された局インタフェース装置を使用して各種の 端末に音声及びデータサービス交換システムに向って及び交換システムを通過し て提供することのできるデジタル伝送機構を提供することに工って解決する。こ のインタフェース装置は、各種の異なるプロトコール及び各種の異なる伝送速度 を持つ各種のタイプの・端末を処理できるため前もって各局に提供されている設 備の特定の組合せに対して専用化する必要はない。これに加えて、これは使用さ れる端末あるいはコンピュータ装置に使用できる伝送速度の範囲を拡大できる。

本発明は２つのペアのリード（１方向に対して１ペア）を使用して個々の局と交 換システムの関連するボートとを相互接続する。音声情報、データ信号、及び制 御信号を含む情報は局と交換システムの間をデジタル通信プロトフール（Ｄ　ｃ 　ｐ　）　ｒｃで循環的に再発する時分割多重フレームを使用して交換される。

交換のＤＣＰフレームは局に設備される各装置に対する情報ＣＩ）欄、並びに信 号法（Ｓ）欄及びフレーム指示ＣＦ）欄を含む。信号法欄は局と交換システムの 制御複合体の間で制御メツセージを交換するのに使用される。この工うなメツセ ージの例としては、局にオン−フック／オフ−フックを通知するメツセージ、呼 出しメツセージ、ランプ及び押しボタン制御メツセージ、及び局の英数字表示の 制御メツセージが含まれる。１ ■欄はその局と関連する呼があったとき交換システムとその局の電話機及び／あ るいは端末の間で情報を交換するのに使用される。呼が接続されると、■欄情報 が発信局から関連するリード　ペアを通じ、システムのスイッチを経て、その呼 が接続された他方の局を処理するポートに送信される。このＩ欄情報は、さらに 、関連するリード　ペアを通じて他方の局に延長される。−例としての実施態様 においては、■欄情報は６４にビット／秒のビット伝送速度を達成するために１ 秒に８０００回の反復速度にて伝送される８ビツト欄を含む。

ここに開示されるシステムは各種のタイプの装置間の呼の接続を処理するこ、と ができる。ＤＣＰフレー、ムのＩ欄の使用は個々の呼と関連して接続される装置 によって決定される。音声あるいは大容量データ伝送の場合は、■欄はモード　 ０と呼ばれるモードにて使用される。このモードにおいては、６４Ｋｂｐβのデ ジタル化された音声あるいはデータがその呼と関連して接続された２つの局の間 で交換される。この伝送は同期、全２重動作に限定される。デジタル化されたＰ ＣＭ音声はこのモードにて搬送される。

■欄はモードｌと呼ばれるモードにも使用されるが、このモードではデータは５ ６　Ｋ　ｂ　ｐ、ｓの速度にて伝送される。データは全２重同期伝送に制限され 、アメリカンテレホン　アンド　テレグラフ　カンパニー（ＡｍｅｒｉｃａれＴ ｅ１ｅｐｈｏｎｅ　ａｎｄ　Ｔｅｌｅｇｒａｐｈ　Ｃｏｍｐａｎｙ）　のデジタ ル　データ　システム　ネットワークに使用されるのと同一のフォーマットであ る。

モード１においては、■欄フレーム内の各ノ（イトは２個の欄に分割される。こ れらは７ビツト欄と１ビツト欄である。７ビツト欄は１ビツト欄の状態番でよ− １）？、　顧ｇデータか制御状態コードのいずれかを含む。１ビツト欄が１１９ でちるときは、７ビツト欄は顧客データでチル０１ピツト欄が％Ｑｊでおるとき は、７ビツト欄は接続の両路端間で伝送される制御情報である。

■欄はモード２と呼ばれるモードでも使用される。このモードでは、■欄は接続 の各終端の所のデータ装置、例えば、端末の間でデ、−夕あるいは制御情報を伝 送する機能を持つ。各方向の最大データ速度は約５０Ｋｂｐｓに制限される。こ のモ７ドにおいては、個々の終端の所のデータ装置をインタフェースする装置が ＨＤＬＣＫ使用されるのと同一のブロック描写方式によってデータあるいは制御 メツセージの交換を行なう。つまり、データあるいは制御メツセージは可変長の フレームとして伝送されるが、これらは標識と呼ばれる特別なビット　パターン （０１１１１１１Ｏ）に工って描写される。送信されるべきデータちるいは制御 情報が存在しないときは、このインタフェース装置は連続的にこの標識を送信す る。

標識と同一のビット　パターンを含むデータあるいは制御メツセージを伝送でき る能力はＨＤＬＣ内に定義されるゼロ挿入／削除機構によって維持される。

モード２においては、各局の所の端末インタフェース装置は、端末ｌＣＬってデ ータあるいは制御情報が生成されてないときは、ＤＣＰの■欄に標識の連続流を 生成する。データ端末装置に工つてデータ情報あるいは制御情報の変化が生成さ れると、この生成された情報の存在がこのインタフェース装置に工って認識され 、見出し欄、データあるいは制御欄及びエラー検査欄を含むＤＣＰモード２　メ ツセージ　フレームに形成される。

見出し欄は８ビツト長であシ、メツセージがデータを伝送しているのか制御情報 を伝送しているのかを示す１ビツト（Ｄ／Ｃ）を含む。Ｄ／Ｃビットが１１１で あるときは、メツセージは顧客データを運んでおシ、１０ｆでらるときは、′終 端−終端間１信号法あるいは制御情報を運んでいる。

データあるいは制御欄は顧客データあるいは１終端−終端間′信号法情報を含む 。この欄は可変長でちる。

エラー検査欄はＨＤＩ、Ｃ標準によって定義される１６ビツト長の巡回冗長検査 （ＣＲＣ）シーケンスである。

これはデータあるいは制御メツセージの伝送が正確でちるか検証するのに使用さ れる。

理されて８ビツト　バイトに分割される。各バイトは伝送されたＤＣＰフレーム のＩ欄に挿入される。この方法によって、データ及び制御メツセージがその呼の 接続と関連する他方の端末を処理するインタフェース装置にメツセージからなる 複数の８ビツト　バイトを連続的に生成されるＤＣＰフレームの■欄に挿入する ことによって伝送される。

ＤＣＰ　モード２　データ　メツセージは相互接続されたデータ端末間で伝送さ れるべきデータを含む。データ装置からの非同期データはインタフェース　ハー ドウェアによって受信きれ、ここで各文字から開始及び停止ビットが除去される 。１）、％るいは複数の文字が交換システムを経て受信インタフェース装置に伝 送される前にＤＣＰ　モード２　フレームのデータ欄に挿入される。

受信インタフェース装置はモード２　フレームを受信し、このデータ文字を除去 し、受信データ装置に伝送するために開始−停止ビットを再挿入する。

データ装置からの同期データはモード２　フレームのデータ欄に透過的に入れら れる。インタフェース　ハードウェアはビットをデータ装置へのインタフェース の所のクロック信号によって決定される速度にて受信する。

インタフェース　ハードウェアは単Ｋｆｉ個の連続ビットをデータ欄に挿入し、 このモード２　メツセージの伝送を行なうのみである。このメツセージが伝送さ れている間に次の数個のビットが格納される。これらは次、のデータ　メツセー ジ内で伝送できる。

受信インタフェース装置は連続的に受信されるデータれる速度にて受信データ装 置に伝送する。

ＤＣＰ　モード　２を使用する本発明は、また、スイツナ接続の間に接続された データ端末装置が制御信号を交換することを可能圧する端末制御リード信号法機 能を提供する。この寮端−終端間ｆ信号法機能はアナログモデムの機能を模擬し 、前述したごとぐ接続の他端のモデムの状態を制御する。ただし、これはこれ以 上の機能を持つ。１終端−終端間ｌ信号法機構は１つの端末装置からのＲ５２３ ２Ｃ制御リードの全ての状態を接続の他端の装置に伝送することを可能にする。

この機能は地理的に離れており交換システムに工って接続された装置の動作をこ れらがあたかも直接に接続されたかのようにする。

この機能はデータ端末装置の制御リードを巡回的に走査し制御リードの状態の変 化を検出するインタフェース装置を提供することによって達成される。状態の変 化が検出されると、適当な制御メツセージが生成され、これがＩ欄に挿入され、 そして１バイトづつモード　２制御メツセージにフォーマット化された後、他方 のデータ端末装置に接続されたインタフェース装置に伝送される。

個々のモード　２制御メツセージは特定の組合せの制御リード電位に対して一意 である。新たなＲ３２３２Ｃ制御リード状態を含む制御メツセージがインタフェ ース装置によって受信されると、この新たな状態が関連するデータ装置に接続さ れるＲ３２３２Ｃインタフエースに加えられる。こうして、接続の一方の制御リ ードの状態の変化が、接続の他方のＲ８２３２Ｃインタフエースに加見られる。

要約ｆると、本発明によって提供される情報伝送機構は、同期データあるいは非 同期データ、並びに異なるボー速度及びプロトコールにて動作する各種の端末を 処理できる。関連するインタフェース装置は動作において柔軟性を持ち、個々の タイプのデータ装置、伝送速度、あるいはフォーマットに対して異なるインタフ ェース装置を提供する必要性を排除する。データ端末のユーザは、単に、インタ フェース装置を必要とされる伝送パラメータ、例えば、ボー速度、同期／非同期 、その他に設定するのみでよい。これに加えて、このインタフェース装置及び伝 送機構は使用できるデータ速度を現在提供されているアナログ　ボー交換システ ム以上に拡大する。

本発明のシステムは端末データに対して透過的でちる。

換言すると、接続された端末は、本発明の装置と関係なく、互いに通信するため の任意のプロトコールにて同期／非同期データを生成できる。端末あるいはデー タ装置に工って生成されたデータちるいは制御情報は、本発明において説明され るインタフェース装置に工って集められ、データのビット速度に工って３つのモ ード、つまり６４　Ｋｂ　ｓＫ対するモードＯ；５６Ｋｂｓに対するモード１； 及び５０ＫｂｓＪ：＋るいはそれ以下に対するモード２のいずれかに再フォ−マ ツト化される。この再フォ−マツト化されたデータわるいは制御情報はシステム 通じてスイッチ接続の他端の所のインタフェース装置１ｃ伝送される。伝送され た側の終端の所のインタフェース装置はこのデータちるいは制御情報を分解し、 これをこれと関連するデータ装置に提供する。本発明は以下の詳細な説明を付属 の図面と合せて読むことによって層完全に理解できる。

図面の簡単な説明 第１図は本発明を具体化するシステムを示し；第２図はＤＣＰフレームのフォー マットを示し：第３図はＨＤＬＣのフレームのフォーマットを示し：第４図はＤ ＣＰモード２　■欄のフォーマツナを示し；第５図はデータ　モジュール１０９ の詳召を示し：第６図、第７図及び第８図はデータ文字変換器５１２及びデータ 　フォーマット化器５０２の詳細を示し；そして 第９図は第６図、第７図及び第８図の配置の方法を示す。

詳細な説明 第１図は本発明を具体化した交換システムを示す。このシステムの要素にはスイ ッチ１０１及び共通制御器１０２が含まれる。共通制御器はプロセッサ及びメモ リを含むが、これらは一体となってスイッチ１０１の動作を制御する。スイッチ １０１は、好ましくはデジタルタイプである。スイッチ１０１は左側にボート１ ０３−０から１０３ｎを含み、右側にボート１０４−０から１０４−ｎを含む。

ボート１０３は経路１１３を介して個々のボートによって処理される局の所の装 置に接続される。個々の局の所に提供されるこの装置の特性はその局に工って提 供されるサービスに依存する。例えば、経路１１３−０はデータ　モジュール１ ０９−０に接続され、そして、さらにＲ８２３２Ｃインタフエースを通じて端末 １１１−０に接続される。データ　モジュールは本発明において説明されるＤＣ Ｐ情報伝送機構と標準量産業用データ装置との間のインタフェースを提供する。

タル電話機１１２−１に接続される。デジタル　モジュール１０９−１は端末１ １１−１に接続される。経路１１３−２は直接にアナログ電話機１１２−２に接 続される。経路１１３−ｎは経路１１３−０の装置と類似の装置に接続される。

ボート１０４−０から１０４−３は経路１１４を介して各種のタイプの装置に接 続される。

経路１１４−０及び１１４−１はデータ　モジュール１１０−０と１１０−１に 接続され、さらにホスト　コンピュータ１１６に接続される。経路１１４−２及 び１１４−３は、それぞれ、データ　モジュール１１〇−２とアナログ　モデム １１１に接続される。経路１１５はアナログ中央局トランクでちる。データ　モ ジュール１１０−２、モデム１１１、及びトランク１０４−ｎによって提供され るサービスはプールされたモデム資源でちり、ここではデジタル交換システム１ ００によって処理されるデータ端末はアナログ伝送装置を使用するととができる 。このデータ　モジュール／モデムのペアはデジタル−アナログ変換装置を提供 する。

第１図のデータ／音声交換システム１００は多様なタイプの装置に接続し、従っ てこれら装置に対して要求さレル呼サービスを提供できることが必要でちる。交 換システム１００はデジタル　タイプであシ、これはスイッチ１０１とデータ　 モジュール１０９及び１１００間で第２図に示されるタイプの時分割多重フレー ム　フォーマットにて情報の交換を行なう。個々のＤＣＰ７Ｌ／−ムは２０ビツ トを含むがこれは３ビツトのＦ（フレーム指示）欄、１ビツトのＳ（信号法）欄 、及び２つの８ビツトのＩ（情報）欄に細分割される。Ｆ欄は受信設備を残りの フレーム内の情報と同期するのに必要なフレーム指示情報を運ぶ。Ｓ欄はＨＤＬ Ｃプロトコールにて信号法メツセージを共通制御器１０２のプロセッサと局デー タモジュール１０９と１１０あるいはデジタル電話機１１２の間で各方向に伝送 するのに使用される。これら信号法メツセージは、局１ｃ伝送されると、共通制 御器１０２によって始動される各種の局制御動作を指定する。

これらメツセージは、さらに、局から共通制御器１０２への伝送の局要求及び状 態情報を含む。

２つの■欄は独立的に局間の呼接続の内容からなる情報を伝送する。経路１１３ −１上の１１欄は、例えば、デジタル電話機１１２−１への及びこれからの呼情 報の１１１−１への及びこれからの呼情報の伝送を行なう。

デジタル電話機１１２−１と端末１１１−１は、これらの対応する■欄を介して 同時に異なる被呼局に接続することができる。交換システム１００はｌ欄を所望 の着信先に接続する任務を持つ。Ｓ欄は２個の局間に！欄の伝送を行なうことを 可能にするスイッチ接続を設定〔及び切断〕するのに使用される。

第３図はＳ欄メツセージに使用される）ＩＤＬＣフレーム　フォーマットを示す 。Ｓ欄メツセージは送信終端、例えば、局データ　モジュール１０９−１の所で 並列多重バイトメツセージとして生成される。これらは次＋Ｃ並列から直列に変 換され、第３図のＨＤＬＣフレーム　フォーマットに符号化され、そして経路１ １２−１を通じてデータ　モジュール１０９−１から受信終端、例えばデータ　 モジュール１１０−０に伝送きれる。この伝送に先立って、第３図の標識バイト が個々のメツセージを分離するために挿入される。また、Ｓ欄メツセージが伝送 され゛ないときは、この伝送回路は連続標識文字を生成及び伝送する。

個々のＨＤＬＣフレームは、１個の標識文字に加えて１個の７ドレス文字として の１個の８ビツト　バイト、１個の制御文字としての１個の８ビツト　バイト、 及び局から共通制御器に、あるいは共通制御器から局に伝送される実際のＳ迷信 芳性メツセージからなる様々な数（０−１６）の８ビツト　バイトを含む。フレ ームの残シの部分はエラー検出の目的で挿入される２バイトの検査シーケンスを 含む。第３図の右側の標識文字はこのメツセージと後続メツセージを分離する。

個々の終端の所の伝送回路及びこれと関連する受信回路はさらにメツセージ情報 の透過性を提含するために従来のＨＤＬＣゼロ挿入及び削除機能を遂行する。つ まり、おるメツセージ内のどのビット　パターンも標識文字のビット　パターン と異なる。

第２図のＤＣＰフレームが個々のデジタル　ポートに工っで受信、並びに生成さ れる。２このＩ欄は呼に関与する１つあるいは複数の他のポートに伝送される呼 情報を含む。これら欄内に受信される情報はデジタル　ポート１０３によってス イッチ１０１の交換ネットワーク（図示なし）に供給される。このネットワーク は、例えば、割当てられたタイムスロットの間にあるポートを別のポートに接続 する機能を持つタイムスロット交換器でちり得る。このネットワークは第１のポ ートのタイムスロットから受信された情報を別のポートに割当てられたタイムス ロットに転送するタイムスロット交換機能を逆回する。ポートによって受信され るＤＣＰフレーム内の個々のＩ欄はこのスイッチ内の独立したタイムスロットに 加えられる。従って、個々のＩ欄は独立的に任意の１着信先に接続できる。ポー トがそれと関連するスイッチのタイムスロットを通じて！欄情報を受信すると、 これはこの情報を関連する通信経路１１３を介してその顧客局に伝送する。スイ ッチ１０１及びＩ欄情報があるポートによって受信され、そして別のポートに伝 送される方法は、本発明のいかなる部分を構成するものでもなく、従って、ここ ではさらに詳細な説明は行なわない。

第１図のシステムは各種のタイプのサービスを要求する各種のタイプの呼接続を 処理する。経路１０５を介してのデジタル　ポート１０３−０とデジタル　ポー ト１０４−０との相互接続は端末１１０−０がホスト　コンピュータ１１６と情 報の交換を行なうことを可能にする。経路１０６は同様に端末ｔ　１１−１がホ スト　コンピュータ１１６にアクセスすることを可能にする。経路１１８はデジ タル電話機１１２−１とアナログ電話機１１２−２の間に呼接続を確立する。経 路１０７及び１０８は、端末１１１−ｎがモデム　プーリング設備１１０−２及 び１１１を通じ・てＣＯトランク１１シへの接続を確立することを可能にするが 、該ＣＯトランク１１５はこの接続をアナログ伝送設備を介して他の端末あるい はコンピュータに延長する。

交換システム１００によって処理される各種のタイプの接続から、個々の接続Ｉ Ｃ要求されるサービスが多様であシこれが相互接続された局装置の要件に依存す ることがわかる。本発明によるシステムは、相互接続さ、れた局装置間の情報の 、伝送をここでＤＣＰモード０１ＤＣＰモード１１及びＤＣＰモード２と定義さ れる３つの異なる形式にて行なう。ＤＣＰモード０は６４Ｋｂｐｓ伝送であり、 接続された局装置間の大容量データちるいはデジタル化された音声の交換に関与 する。■欄の全ての８ビツトはデータあるいは音声を搬送するのに使用さレル。

この接続は第２図に示されるＤＣＰフレームの１１欄かＩ２欄のいずれかによっ て収容される。モード１はモード０と類似するが、■欄の８ビツトの１ビツトが Ｉ欄の残りの７ビツトがデータあるいは制御情報を含むか否かを指定する点が異 なる。ＤＣＰモード１に工って提供されるデータ速度は５６Ｋｂｓである。

ＤＣＰモード２は第４図に示される形式にてＤＣＰのＩ欄上を搬送されるデータ 及び制御情報を提供する。このデータあるいは制御情報は見出し欄及びエラー　 チェック欄と結合され、次にメツセージとしてＨＤＬＣに使用されるのと同一の ブロック描写方式に工って伝送される。つまシ、データあるいは制御メツセージ は様々な長さのフレームとして伝送されるが、このフレームは標識と呼ばれる専 用のビット　パターン（０１１１１１１０）Ｋ工って描写される。データあるい は制御メツセージが存在しないときは、この標識が連続的に伝送される。

第４図に示されるごとく、ＤＣＰモード２情報は８ビット断片に分割され、■欄 内の連続ＤＣＰフレーム内で伝送される。ＤＣＰのＩ欄とモード２メツセージの 間（では同期化は行なわれない。っ−！ニジ、標識文字、見出し欄、データない し制御あるいはエラー　チェック欄は■欄の最初のビットから開始する必要はな い。標識は２個の連続するＤＣＰＣ−フレーム間割することもできる。ＤＣＰモ ード２は最高５０ｋｂ８までのデータ速度での多様のデータ形式及びプロトコー ルに対するデータ伝送機構を提供する。これはさらに単純な１終端−終端間′制 御伝送機構を提供する。

第１図のスイッチ１０１内に示される接続は各種のＤＣＰモードの用途を説明す る。接続１０５は端末１１１−０とホスト　コンピュータ１１６０間に要求され るデータ速度によってモード１．０あるいは２の伝送を使用する。ただし、モー ド０あるいは１が使用されるときは、データ装置とデータ　モジュールの間の物 理インタフェースはＲ８２３２Ｃと異なるインタフェース、例えば、類似するが より高い速度標準のインタフェースであるＲ３４４９が使用される可能性が高い 。モード０は６４Ｋｂｐｓ同期データ伝送が必要なときに使用される。モード１ は５６Ｋｂｐｓ同期データ伝送が要求されるときに使用される。モード３は５０ Ｋｂｐｓ以下の同期あるいは非同期データ伝送が必要なとき１ｃ使用される。

電話機１１２−１とアナログ電話ｆｆ１ｌ１２−２との間の接続を確立する経路 １１８は、この接続に要求される機能はこの２つの電話機の間で符号化された音 声信号を６４Ｋｂｐｓの速度（てて伝送することにちるためＤＣＰモードＯのタ イプを使用できる。アナログボート１０３−ｎはこの呼に要求されるアナログ　 デジタル　アナログ変換を行なう。経路１０７は端末１１１−ｎと公衆交換ネッ トワークに工っで処理される端末ちるいはコンピュータとを相互接続するため、 モード２のタイプを使用する。これは、全てのアナログ　モデムが５０Ｋｂｐｓ 以下で動作するためである。経路１０８は同一サービスではモード０にて動作す るが、これはアナログ　モデムからアナログ　トランクへのアナログ情報を搬送 するためである。

このモード２の呼接続の処理では、システムはその呼に使用されるＩ欄内でデー タ及び制御情報の両方を交換することが要求される。端末１１１−ｎは複数のリ ードによって適当な形式、例えば、Ｒ８２３２Ｃを使用してそれと関連するデー タ　モジュールに接続される。このため、これら接続はデータ　リード並びに制 御信号法の目的に使用される複数の制御リードを含む。関連するデータ　モジュ ールに工って端末からデータ　リード上に受信されるデータは第４図に示される タイプのデータメツセージ　フレームに挿入され、ＤＣＰフレームの後続のＩ欄 を使用して他方の終端装置に伝送される。端末とデータ　モジュール間に延長す る複数の制御及び信号法リードはデータ　モジュールによって絶え間なく走査さ れる。制御リードに状態の変化が起こると、データモジュールは適当な制御情報 を生成し、これを賊４図の制御メツセージ　フレームの情報欄に挿入し、そして メツセージ　フレームを一度に８ビツトづつ後続のＤＣＰフレームの■欄に挿入 する。受信データ　モジュールはこの制御メツセージを受信し、プロトコールし 支援欄を除去し、そしてこの情報欄に含まれる受信された制御情報メツセージを 適当な制御電位に変換するが、この電位はモデムの制御り１　ドに加えられる。

この機構は２つの接続されたデータ装置がこれらがあたかも有線によって相互接 続されたときの工うに互いにデータ及び制御情報を交換することを可能にする。

データ　モジュール１０９及び１１０が第５図さらに詳しく示される。データ　 モジュールはデータ文字変換器５１２、データ　フォーマット化器５０２、デジ タル回線インタフェース５０３、及び制御マイクロプロセッサ５０５を含む。デ ータ　モジュールはデータ装置（端末、コンピュータ、モデム、その他）とデジ タル　、ｆ　−ト間のインタフェースである。この機能はデータ装置と関連する ボート１０３６るいは１０４間でＤＣＰ形式にてデータ信号及び制御信号を交換 することを助ける。

データ　モジュール１０９は交換システム１００を通じての接続が確立されてい るか否かによって異なるモードにて動作する。接続が確立される前に、Ｒ８２３ ２Ｃインタフエースのデータ及び制御信号がデータ　モジュールに工ってＤＣＰ のＳ欄に方路される。これは端末がスイッチの共通制御器１０２と通信して接続 を確立することを可能にする。呼の確立過程が完了すると、データモジュールは データ及び制御信号をＤＣＰのＩ欄の１つに方路する。この■欄の情報はスイッ チ１０１を通じて適当な着信先に接続されるが、これによってデータ転送過程が 開始される。

データ文字変換器５１２は経路５５２及び５５３並びに関連するＥＩＡインタフ ェース装置５１０及び５１１を介してデータを関連するデータ装置と交換する。

同様に、データ文字変換器は経路５５０及び５５１並びにインタフェース装置５ ２０及び５２１を通じて、多重制御信号をこれと関連するデータ装置と交換する 。経路５５２上のデータ装置と関連してのデータ変換器の機能は、データを受信 し、これを直列から並列に変換し、そしてこれを８ビツト　セグメント　ターム 　バイトにてデータ　フォーマット化器５０２あるいはマイクロプロセッサ５Ｏ ５Ｋ送信することにちる。データ　フォーマット化器５０２に送信されると、こ のデータはＩ欄に方路される。マイクロプロセッサ５０５に送信されると、デー タはＤＣＰのＳ欄に方路される。変換器５１２は逆方向１（おいて相反的な機能 を遂行する。つまシ、データがフォーマット化器５０２あるいはマイクロプロセ ッサ５０５から受信されデータ装置に伝送される。

経路５５０上の制御信号と関連しての変換器５１２の機能は、これら信号を定期 的に走査し、状態の変化が検ロセツサ５０５に伝送することにちる。マイクロプ ロセッサ５０５は制御リード情報をデータ　フォーマット化器５０２に伝送して これを終局的にＤＣＰの■欄に伝送するか、あるいはＩ１０装置に伝送し、これ を終局的にＤＣＰのＳ欄に伝送する任務を持つ。反対の方向においては、変換器 ５１２は経路５４４を通じてマイクロプロセッサ５０５から制御リード状態情報 を受信する。これはこの情報を経路５５１に加える。マイクロプロセッサ、　５ ０５は呼の状態によってＤＣＰのＩ欄あるいはＳ欄から制御リード状態情報を受 信する。

フォーマット化器５０２の目的は変換器５１２からデータあるいは制御情報を受 信し、この情報を第４図のＤＣＰモード　２　メツセージ形式に再フォ−マツト 化し、■欄を通じてその呼に関して接続された他方のデータモジュールに伝送す ることにある。これはモード　２について適用するのみである。モード　Ｏ及び モードｌでのフォーマット化器５０２の唯一の機能は受信された情報をデジタル 回線インタフェース５０３にパスすることにちるが、該インタフェース５０３は この情報を■欄に挿入する。フォーマット化器５０２は逆方向においては相反的 な機能を遂行する。つまり、■欄情報を受信しデータ文字変換器５１２に加える 。

データ装置からポートに伝送されるデータに関してのデジタル回線インタフェー ス５０３０機能は、関連するデジタル電話機が局に提供されているときはこの電 話機からＩＩ情報を受信すること、変換器５１２及びフォーマット化器５０２を 介して関連するデータ装置から■２欄情報を受信すること、及びこの情報をアセ ンブルして個々のＤＣＰフレームに乗せて関連するポート回路に伝送することに ちる。

データが端末から受信されこれがＩ欄を通じてポートに伝送するためにフォーマ ット化される方法に関しては後続の第６図、第７図及び第８図との関連で詳細に 説明される。このＩ欄の機能に加えて、第５図のデータ　モジュールは端末デー タあるいは制御リード状態を制御メツセージにフォーマット化しＤＣＰのＳ欄を 介して交換システムの制御プロセッサに伝送する能力を持つ。Ｓ欄はＤＨＬＣプ ロトコールを介して局と制御プロセッサの間や信号性情報の搬送を行なう。この プロトコールはポートと局の間を第２図に示されるように個々のＤＣＰフレーム の１ビツトによって伝送される。Ｓ欄内に搬送されるデータ装置あるいは端末デ ータは端末が最初に起動されたとき呼確立機能を提供するのに使用される。例え ば、被呼局番号の端末からの呼出しは、この方法によって端末の所の付随する電 話１／ａ６るいはタッチ　トーンパッドを使用することなく達成される。この機 能を支援するデータ　モジュールの動作について以下に説明する。

データ　モジュールの動作はマイクロプロセッサ５０５に二って制御されるが、 該マイクロプロセッサ５０５は経路５４４を介して変換器５１２及びデータフォ ーマット化器５０２に延長し、またＩ１０装置５０４ジュールに工って処理され るデータ装置はＲ５２３２Ｃ制御信号、データ信号及びタイミング信号を生成す る。

これら信号はインタフェース装置５１０．５１１．５２０、及び５２１に工つて Ｒ５２３２Ｃ信号レベルからデータ　モジュールの動作に適当な信号レベルに変 換される。装置５１０及び５１１は回路の一部でちるが、これに工って端末から のデータ信号が端末とデータ文字変換器５１２０間で交換される。装置５２０及 び５２１は端末のＲ５２３’２Ｃ制御リードに関して同一機能を遂行する。変換 器５１２は制御信号及びデータ信号の記憶機能を提供する。制御信号記憶回路は 端末からの経路５５０からなる各種のＥＩＡ制御リードの現在の状態を格納する レジスタを含む。変換器５１２はまた、必要な同期データ　インタフェース　レ ジスタ、非同期データインタフェース回路（普遍非同期受信送信機あるいはＵＡ ＲＴと呼ばれる）、及び緩衝装置を含むが、これはデータの直列から並列への変 換及びフォーマット化器５０２あるいはマイクロプロセッサ５０５に加える前の 受信データの格納を行なう。

マイクロプロセッサ５０５は変換器５１２内の制御信号記憶レジスタを定期的に 走査し、データ装置から変換の変化が検出されると、マイクロプロセッサ５０５ は制御メツセージを生成するが、このメツセージは終局的にはＳ欄を通じてシス テム制御器１０２に伝送される。マイクロプロセッサ５０５はこうして生成され た制御メツセージを一度に１バイトづつ経路５４４を通じて！１０装置５０４に 加えるが、該Ｉ１０装置は個々のバイトをラッチする。メツセージは次に装置５ ０４からデジタル回線インタフェース５０３に加えられ、後に述べる後続のＤＣ ＰフレームのＳチャネルを介して伝送される。同様に、マイクロプロセッサはＲ ８２３２Ｃ制御リード情報を含むＳチャネル　メツセージをＩ１０装置５０４を 通じてインタフェース５０３から受信する。マイクロプロセッサ５０５は次に変 換器５１２内の制御記憶レジスタをこの新たな情報を含む工うに更新する。ここ から、これら情報は制御リード５５１を介して端末に加えられる。また、端末呼 出し及びその他の目的で、端末にて生成され経路５５２を通じて変換器５１２に 加えられるデータ情報は経路５４４を介してマイクロプロセッサ５０５に延長す ることもできる。ここから、プロセッサはこの情報を第３図に示されるタイプの 形式に変換することに工って適当なＳ欄メツセージを生成し、Ｓ欄を介してシス テム制御器１０２に伝送する。呼が確立された後の動作は、制御信号メツセージ が！欄を介して他のデータ装置に送信されることを除いて同一である。

要約すると、データ　モジュール１０９は呼の確立に先立って受信されたデータ 情報が受信された制御リード情報のいずれかからＳチャネル　メツセージを生成 する。

この情報は変換器５１２から経路５４４を通じてマイクロプロセッサ５０５に延 長され、該マイクロプロセッサ５０５はこの受信された情報を取りこれを第３図 のＨＤＬＣフォーマットに挿入し、次にこれをＨＤＬＣメツセージとしてインタ フェース装置５０３に加え、Ｓ欄を介して関連するポート回路に伝送する。関連 するポートはこの情報を受信し、これをシステム制御器１０２に延長する。個々 の多重バイトＳ欄メツセージは一度に１バイトづつ後続のＤＣＰフレームのＳ欄 内を関連するポートに向けて伝送される。、このポートはこの一連のり、ＣＰフ レームのＳビットを受信し、これらを直列に変換し、次にとのＨＤＬＣメツセー ジをシステム制御器１０３に伝送する。

データ　モジュールはまたモード２を使用して１終端−終端間１制御メツセージ を生成するが、このメツセージは呼の接続が確立された後、その呼に関して接続 された２つのデータ　モジュール間で交換される。これら１終端−終端間Ｖ％ｉ Ｉ制御メツセージの１つの用途は、この接続の間のＲ８２３２Ｃ＠ＩＪ御リード の状態を知らせることにある。定期的な更新、あるいは制御リードの状−〇変化 は、ただちに変換器５１２によって検出され、マイクロプロセッサ５０５に送信 される。そして、適当な制御メモセージがマイクロプロセッサ５０５に工って生 成され、経路５４４を介してデータ　フォーマット化器５０２に加えられ、そし てここからデジタル回線インタフェース５０３を介してＤＣＰＣＰフレーム欄に 挿入するために延長され、関連するポート回路１０３あるいは１０４に伝送され る。これら制御メツセージは、この接続に関与スる各データ　モジュールに他方 のデータ　モジュールの制御リードの状態の新たな変化について通知し、従って 、この２つのデータ装置がこれらがあたかも２５有線Ｒ８２３２Ｃケーブルを介 して接続されているのと同様に確信できるようにする。

呼の接続が一旦確立された後にＩ欄のデータ　メツセージ及びＩ欄の制御メツセ ージがその呼と関与する他方の端末に伝送される方法は、第６図、第７図及び第 ８図との関連で説明される。この説明を行なう前に、フォーマット化器５０２の 一般機能とデジタル回線インタフェース５０３の動作について以下に説明する。

マイクロプロセッサ５０４はＳ欄メツセージとの関連で既（（説明したのと同一 の方法にて端末制御リードの状態の変化を絶え間なく走査する。状態の変化が検 出されると、マイクロプロセッサはＤＣＰモード２　フォーマットにて制御メツ セージを生成するが、これはＤ！：Ｐの■欄を介してその呼に関与する他方゛の 端末に伝送するためにフォーマット化器５０２に加えられる。フォーマット化器 ５０２は関連する端末からデータが受信されてないときにはＤＣＰのＩ欄に挿入 されるアイドル標識を生成する。これらアイドル標識はデジタル回線インタフェ ース５０３によって定期的に受信され、ポート１０３を通じてＩ欄を介して関連 するポートに伝送される。ただし、端末が一旦データ文字の生成を開始すると、 フォーマット化器５０２は受信されたデータを第４図に示すメツセージ形式にフ ォーマット化する。ここから、これは８ビット増分にてインタフェース５０３に 加えられるが、該インタフェース５０３は、これを一度に８ビツトづつ後続のＤ ＣＰフレームのＩ欄に挿入する。

デジタル回線インタフェース５０３はデータ　モジュールを経路１１３を通じて 関連するポートと相互接続する。このインタフェース５０３のタイミングはＲＣ Ｖ回路５３５内の回路に工って制御されるが、該回路はポート１０３に工って経 路１１３ん通じてデータ　モジュール１０９に直列に伝送されるＤＣＰフレーム からクロック信号を回復する。これらクロック信号はインタフェース５０３によ ってポートからのＤＣＰフレームの受信及びポート１０３に直列伝送するための ＤＣＰフレームの生成の両方に使用される。第３図の形式のＳチャネルメツセー ジはＩ１０装置５０４から送信フォーマット化器５３２に延長される。個々のＤ ＣＰ欄はマルチプレクサ５３３に工って生成されるが、該マルチプレクサ５３３ は送信フォーマット化器５３２から１ビツトのＳ欄情報を受信し、送信インタフ ェース装置５３１から２個の８ビツト■欄を受信する。装置５３１はフォーマッ ト化器５０２からフレーム当たシ８ビットの１２欄を受信し、局の所に関連する デジタル電話機が提供されているときは、これから１１欄を受信する。Ｆ欄ビッ トは装ｆ５４７によって加えられる。従って、インタフェース５０３の経路５４ ８はＤＣＰフレームの全ての欄を含み、この情報は送信機５３４に延長され、経 路１１３を通じてボート１０３に伝送される。

ポート１０３によってデー多　モジュール１０９【て伝送されるＤＣＰフレーム （第２図）は相反的な方法にてインタフェース５０３にて受信及び復号される。

ＤＣＰ情報は要素５３５の所で受信され、経路５４９を通じてデマルチプレクサ ５３６に延長されるが、該デマルチプレクサ５３６は受信された情報を適当な１ １、Ｉ２、Ｓ及びＦ欄に分離する。

Ｓ欄の情報は経路５６０を通じて受信フォーマット化器５３８に加えられるが、 該受信フォーマット化器５３８はこの情報をＩ１０装置５０４を介してマイクロ プロセッサ５０５に延長する。マイクロプロセッサ５ｏ５は工１０装置５０４か ら８ビット増分１（て受信されたＳ欄制御メツセージを読出し、このメツセージ の翻訳を行なう。

このメツセージがデジタル端末制御リードの状態を変化することを要求するとき は、マイクロプロセッサ５０５はこの情報をデータ文字変換器５１２内の制御レ ジスタにロードするが、該レジスタはこのメツセージを制御リード５５１を介し て端末に延長する。

■欄のメツセージはデマルチプレクサ５３６から受信機インタフェース５３７に 延長されるが、該インタフェース５３７はデジタル電話機が存在するときは、こ の■１情報をデジタル電話機に送信し、工２情報を経路５４６上のデータ　フォ ーマット化器５０２に送信する。

データ　フォーマット化器５０２は受信インタフェース５３７からの個々の８ビ ツトＩ欄バイトを受信し、この情報が端末の所で表示されるべきデータを表わす 場合はこの情報を変換器５１２を通じて経路５５３上の端末に伝送する。このＩ 欄の情報がＲ８２３２制御リード状態情報を含む制御メツセージを表わすときは 、これはフォーマット化器５０２に工って第４図の見出し欄の最初のビットによ って検出され、この欄の情報部分は次（（マイクロプロセッサ５０５に加えられ る。マイクロプロセッサはこのメツセージを翻訳し、次に変換器５１２内の制御 レジスタを修正するが、該変換器５１２はＲ３２３２Ｃ制御リード状態を含む。

この新たな制御リード状態は経路５５１を通じて端末に延長される。

第６図、第７図及び第８図は、舘９図に示されるように配置された場合、データ 文字変換器５１２及びデータ文字フォーマット化器５０２のさらに詳細を示す。

データ文字変換器は複数のリードを介してこれＫよって処理される第６図及び第 ８図の左側に示されるデータ装置あるいは端末に接続される。データ　フォーマ ット化器は経路５５９及び５４６を介してこれによって処理される第７図の右側 １ｃ示されるデータ回線インタフェース５０３に接続される。

データ文字変換器５１２はデータ信号をその端末とリード５５２及び５５３並び に要素５１０及び５１１を通じて交換する。変換器５１２はまた制御信号をその 端末と経路５５０及び５５１並びに要素５２０及び５２１を介して交換する。こ れはまたクロック信号を端末がら経路６４４及び要素６２１を介して受信し、あ るいはクロック信号を第５図に示されない経路６４５及び要素６４６を介して端 末に送信する。データ　リード５５２及び５５３は端末と変換器５１２０間で交 換されるデータ信号を運ぶ。経路５５０及び５５１上の制御信号はＲ５２３２Ｃ 制御リード情報を運ぶ。経路５５２上のデータ信号は変換器５１２によって受信 及び格納され、呼の接続が確立された後、終局的には、データ　フォーマット化 器５０２に工って、後に説明されるデータ回線インタフェース５０３に延長する ＤＣＰ経路５５９の■欄に加えられる。これら信号は、呼が確立される前、シス テムがＳチャネル　メツセージを共通制御器１０２に送信するときにマイクロプ ロセッサ５０５に加えられる。

以下のパラグラフでは、呼の接続が確立された後にあるデータ装置から別のデー タ装置に制御リード状態を運ぶＤＣ’Ｐ制御メツセージが確立された後にあるデ ータ装置から別のデータ装置に制御リード状態を運ぶＤＣＰ制御メツセージが変 換器５１２及びフォーマット化器５０２に工っていかにして生成されるか説明す る。沿１ｊ御リード５５０はＲ８２３２Ｃタイプであり、これらは入力レジスタ ８０１に加えられこれによってランチされるが、これらはここからマイクロプロ セッサ５０５に工ってアクセスできる。このレジスタはインタフェース８０４及 び経路６２６を介してマイクロプロセッサ５０５によって定期的に読出される。

マイクロプロセッサは各走査ておいてレジスタの内容を分析し、現時点において 走査された情報が前の走査との状態の変化を表わすものであるか否かを判定する 。情報に変化があった場合は、マイクロプロセッサは第４図に示されるタイプの ＤＣＰ制御メツセージを作成し、これを後述するごとく、ＤＣＰの■欄を通じて 送信する。このメツセージの目的は、受信終端端末に、あたかも２つの端末の制 御リードが直接に接続されているかの工うに送信側端末の制御リードの現在の状 態を通知することにある。Ｒ８２３２Ｃ？！ｉｌＪ御リードは、従って、′終端 −終端間１制、御機構の一部を構成するが、この状態はＩ欄を通じて受信側端末 に送信される。

マイクロプロセッサ５０５はこれが生成する制御メツセージ情報をデータ　フォ ーマット化器５０２に出力する。具体的には、生成されたメツセージはマイクロ プロセッサ５０５に工ってインタフェース８０４を通じてバス６２６に加えられ る。ここから、これはマルチプレクサ７０２の下側入力に延長される。マルチプ レクサは経路６４２に工ってその下側入力がこの時点で経路７１８上のその出力 に接続されるように制御される。

このマルチプレクサは経路６２８から端末データを受信することも、あるいは経 路６２６上のマイクロプロセッサ５０５からの制御メツセージを受信することも できる。マイクロプロセッサはこの情報を定期的にレジスタ８０３に入力し第６ 図から第８図のマルチプレクサの位置を制御する。この時点において、レジスタ ８０３内の情報は経路６４２上の電位をマルチプレクサ７０２の入力６２６が能 動であり、経路７１８上のマルチプレクサ出力に接続されるようにする。従って 、経路６４２（グマルチプレクサ７０２のデータ／制御機能を遂行する。経路７ １Ｂ上のマルチプレクサ７０２を介してのマイクロプロセッサ５０５からのフォ ーマット化されたメツセージは桁送りレジスタ７０４に加えられるが、該桁送り レジスタ７０４はこの情報を経路７２１を介して直列にマルチプレクサ７０５に 出力し、経路７１９を介して直列ＫＣＲＣ発生器７０３に出力する。この直列化 されたメツセージは経路７２１に加えられる。発生器７０３からの巡回冗長コー ドは経路７２０を介して送信マルチプレクサ７０５に加えられる。標識及び見出 し発生器７０１は適当な標識及び見出しを経路７１７を通じてマルチプレクサ７ ０５に加える。要素７０１は経路７３５を介して送信制御装置７０８によって制 御される。マルチプレクサ７０５の動作は経路７２４によってその出力経路７２ ２がマルチプレクサ５０５によって生成された制御メツセージ並びに第４図のプ ロトコール支援欄を含む工うに制御される。

要素７０５からのこの情報は次にゼロ挿入要素７０６に加えられるが、該ゼロ挿 入要素はＨＤＬＣに類似のゼロ挿入機能を遂行し、第４図に示される工うな結果 としてのフレームを経路７２３を通じてマルチプレクサ７０７の下側入力に加え る。フォーマット化器５０２及び文字変換器５１２はモード２にて動作するもの と仮定されているため、経路６３３上の信号の特性によってマルチプレクサ７０ ７の入カフ２３は現時点においてインタフェース５０３に延長する経路５５９上 の出力に接続される。

インタフェース５０３はこのメツセージ　フレームを取シ、既に説明したごとく 、これを端末を処理するＤＣＰの１．２欄に挿入する。このメツセージ　フレー ムはＩ２欄内をこの呼接続に関する他方の端末に伝送される。

以下のパラグラフにおいては、フォーマット化器５０２と変換器５１２がいかに して他方の端末あるいはデータ装置から１２欄制御メツセージ　フレームを受信 し、これらをマイクロプロセッサ５０５にバスするかにりいて説明するが、ここ で該マイクロプロセッサ５０５はこの清明を変換器５１２（で接続されたデータ 装置ちるいは端末に出力する。マイクロプロセッサ５０５は制御リード状態を受 信メツセージに応答して出力レジスタ８０２及び経路５５１を介して端末に出力 する。

■２欄制御メツセージは経路５４６上を直列にフォーマット化器５０２に入り、 マルチプレクサ７１６を通じてこのメツセージは受信アシフォーマツタ７１１に 加えられる。この要素は、ＣＲＣ１ｉ素７１５、ゼロ削除要素７１４、及び標識 ／見出し検出要素７１３ともにこれらの指示される機能を遂行する。つまり、メ ツセージのフレーム指示成分を除去し、この受信された情報が正当であるか否か を判定する。要素７１３は見出しを分析して受信された情報が端末データを表わ すか、あるいは制御メツセージを表わすかを判定する。この時点で受信される情 報は制御メツセージを表わすものと仮定されているため、経路７３３上の要素７ １３の出力はマルチプレクサ７０９をその入カフ３１がその出力６２６に接続さ れるように制御する。受信されたメツセージ　フレームの情報欄部は受信アシフ ォーマツタ７１１から経路７３０を通じて桁送シレジスタ７１０に加えられるが 、該桁送りレジスタ７１０はこの情報を直列から並列に変換し、これを経路７３ １を通じてマルチプレクサ７０９を経て経路６２６に延長する。ここから、これ はインタフェース８０４を経てマイクロプロセッサ５０５に延長される。

この時点でマイクロプロセッサによって受信されるメツセージはこの接続の他端 の所の端末の制御リードの状態の新たな変化が検出されたことを表わす。マイク ロプロセッサはこの情報を分析し、適当な状態情報をレジスタ８０２に出力する 。ここから、この制御リード状態は経路５４３、要素５２１及び経路５５１を通 じ°て端末の制御リードに加えられる。

通常１マイクロプロセツサ５０５に工って受信された制御メツセージは修正する ことなくレジスタ８０２及び端末にパスされる。しかし、マイクロプロセッサは 受信されたメツセージをこれらをレジスタ８０２を通じて端末に先送りする前に 分析及び修正する能力を持つ。これはデータ装置間の接続が１無モデム′接続を エミュレートする工うに指定される場合、りまシ、２つのアナログモデムと代わ る接続が指定される場合に必要となる。

以下のパラグラフでは接続の他端の所の端末あるいはデータ装置からの端末、デ ータの受信に応答しての、変換器５１２及びフォーマット化器５０２の動作を説 明する。

このデータは第４図の形式を持つデータ　メツセージフレームとして受信される 。しかし、この場合、見出し欄のデータ／制御ビットは情報が制御メツセージで なく端末データを表わすことを示すビットを含む。

第４図に示されるタイプの受信フレームが経路５４６上１ｃ受信され、マルチプ レクサ７１５を通じて経路７２６に延長され、ここから受信アシフォーマツター ７１１に延長される。このデータは前述の制御メツセージに関しての要素７１３ ．７１４及び７１５の動作と同一の動作を受ける。り１シ、経路７３０上のアシ フォーマツター７１１の出力は第４図のタイプの受信フレームシレジスタフ１０ に加えられるが、該レジスタ７１０は直列から並列への変換を行なう。桁送りレ ジスタの出ヵは経路７３１を通じて、マルチプレクサ７０９を経て経路７３２に 延長される。ここからは、受信ＰＩＦ０６１８に延長される。マルチプレクサ７ ０９の入力が、この時点において、標識／見出し検出要素７１３が受信された情 報がデータを表わすことを判定し、経路７３３に信号を加え、経路７３３がマル チプレクサ７０９にその出カフ３２を起動させるために、そのデータ出方７３２ に接続される。

通常、モード２データ　フレームの期間中複数の文字が高速オーダにて受信され る。これら文字は、これらが端末が許容できるよりも早い速度にて受信されるた めＰＩＦ０６１８内に格納される。

ＰＩＦ０６１８の出力はマルチプレクサ６１７　Ｋ入る。

ここから、データは同期データの場合は、経路６３９上のマルチプレクサの出力 に方路され、非同期データの場合は、経路６４０上のマルチプレクサの出力に方 路される。異なる点は、非同期データがマルチプレクサ６１６を介してＵＡＲＴ 要素６１４　Ｋ方路されることである。

従って、この情報が非同期タイプのものであると仮定すると、マルチプレクサ６ １７によって受信されたデータは経路６４０を通じて、マルチプレクサ６１６　 Ｋ加えられ、次に経路６３７を通じてＵＡＲＴ要素６１４に加えられる。ＵＡＲ Ｔ要素は１文字１文字受信されるデータの並列直列変換を行なう。これはまた個 々の文字を標準非同期文字プロトコールとしてフレーム化するために必要な開始 及び停止ビットを加える。

個々の文字は経路６３６上のＵＡ　ＲＴ送信機６１４から開始及び停止ビットと ともにフレーム化されて出る。

ここから、これはマル・チブレクサ６１２を経て１経路６３０を通じて、マルチ プレクサ６１１を経て＼経路°５４１を通じて、要素５１１を経て、そして経路 ５３３を通じて端末に伝送される。ＵＡＲＴはこの実現の方法から、一度に２文 字が受信できるように２重緩衝される。

しかし、必要であれば、必要なだけ多くの文字を受信できるように修正すること もできる。これは一度ＶＣ１文字を顧客及びボー速度発生器６１５　Ｋよってセ ットされる速度にて伝送する。この速度は１１０ｂｐｇがら最高３８．４Ｋｂｐ ｓまでの範囲で調節できる。［ＪＡＲＴのボー速度はマイクロプロセッサ５０５ の制御下にてボー速度発生器６１５（てよってセットされる。データ　モジュー ルが動作できるボー速度は、入力レジスタ８０１に接続された内部スイッチに工 って手操作１てて設定することも、共通制御器１０２からのＳ欄メツセージを介 して設定することもできる。マイクロプロセッサ５０５は定期的（（スイッチの 状態を走査し、共通制御器１０２によって正しいボー速度に更新される。誤差が 存在する場合、共通制御器１０２からの情報はスイッチを無効にする。

マイクロプロセッサ５０５は経路６３４及びレジスタ８０３を介してマルチプレ クサ６０９．６１７．６０４、及び６１１の同期／非同期状態を制御する。マイ クロプロセッサはレジスタ８０１上の同期／非同期スイッチ、あるいはＳ欄のメ ツセージに工って、これが同期で動作すべきか、非動作で動作すべきか指定され る。

前のパラグラフでは、非同期データ　モードで変換器５１２がいかに動作するか 九ついて述べた。以下のパラグラフでは、同期モードに対する変換器の動作につ いて説明する。この場合、ＰＩＦ０６１８内の情報はマルチプレクサ６１７を経 て経路６３９を通じて桁送りレジスタ６１３の入力に延長される。このレジスタ は並列直列変換を行ない、このデータをマルチプレクサ６１２を経て、経路６３ ０を通じて、マルチプレクサ６１１を経て、経路５４１、要素５１１、及び経路 ５５３を通じて端末にシャフト　アウトする。

前述したごとく、同期データには関連するクロック信号が必要である。このクロ ック信号は端末ちるいはデータ　モジュール１０９によって供給される。経路６ ４４、要素６２１及び経路６２２は端末からのタイミング信号を桁送りレジスタ ６０５及び６１３に加え、これら動作のタイミングを制御する。もう１つの同期 データ　クロッキング　スキームは経路６４５上の同期データ　クロックをボー 速度発生器６４５から要素６４６を介して端末に伝送させる。クロック選択マル チプレクサ６４８はどのクロック　スキームを使用してクロック信号を桁送りレ ジスタ６０５及び６１３に供給するか選択゛するのに使用される。マルチプレク サ６４８はレジスタ８０３及び経路６４７を通じてマイクロプロセッサ５０５に よって制御される。

以下のパラグラフでは、データが変換器５１２に接続された端末から受信された ときの変換器５１２及びフォーマット化器５０２の動作を説明する。データは経 路５５２上に受信され、要素５１０に延長され、さらにマルチプレクサ６０３及 びマルチプレクサ６０４に延長される。ここから、同期データの場合は、データ はマルチプレクサ６０４の出力６１９に延長され、桁送シレジスタ６０５０入力 に加えられるが、該桁送りレジスタ６０５は経路６２２上のクロック信号の制御 下においてデータの直列並列変換を行なう。桁送りレジスタの出力は８ビット並 列情報で、これはマルチプレクサ６０９を経て、経路６２７を通じて送信ＰＩＦ Ｏ６１０に延長されるが、該ＰＩＦＯ６１０ｉＣ数個の８ビツト量が連続的に格 納される。ＦＩＦＯ６１０の出力は経路６２８を通じ、マルチプレクサ７０２を 経て、経路７１８を通じ、桁送りレジスタ７０４に延長される。

マルチプレクサ７０２は、現在、データ　モードで、変換器５１２が現在マルチ プレクサ５０５からの制御メツセージでなく端末データを処理しているため、こ の入力６２８は活動状態Ｋ　６る。桁送りレジスタ７０４は並列直列変換を遂行 しい直列情報を経路７２１を通じてマルチプレクサ７０５に出力する。このマル チプレクサは要素７０３及び７０１と一体となって前述したごとくデ−タを第４ 図のタイプのフレームに組み込み、結果としてのフレームを経路７２３を通じて 、マルチプレクサ７０７を経て、経路５５９に出力する。経路５５９からフレー ムはインタフェース５０３に延長されるが、該インタフェース５０３はこのフレ ームをスイッチを介シてその呼と関連して接続された他方の端末に伝送するため にＩ２欄に挿入する。

第４図に示されるように伝送されるメツセージはメツセージ前後の標識を持つ。

これはさらに、メツセージの終端ＫＣＲＣチェックを含むが、これはメツセージ 内で透過性のために使用されるゼロ挿入機構を持つ。つまり、経路５５９上の信 号は６４Ｋｂｐｓビツト流でらシ、これがスイッチを介して他方に接続された端 末に伝送するためにＩ２欄に挿入される。

マルチプレクサ７０２の位置はマルチプレクサ５ｏ５によって制御され、この時 点では、回路が制御メツセージでなく端末データを処理しているためマルチプレ クサの６２８人力は活動状態にある。マルチプレクサ７０５は送信制御回路７０ ８によって制御されるが、該回路７０８は受信アシフォーマツター７１１からク ロック信号を受信する。

以下のパラグラフでは、非同期タイプのデータ、が端末から受信されたときの変 換器５１２及びフォーマット化器５０２の動作を説明する。この状態においては 、マイロ３４上の電位をマルチプレクサ６０４．６１２．６０９、及び６１７が 非同期モードになるように制御する。

非同期データは経路５５２上に受信され、要素５１０並びにマルチプレクサ６０ ３及び６０４に延長され、そして経路６２０を通じてＵＡ　ＲＴ受信機６０７（ で加えられる。ＵＡＲＴ受信機はこの直列情報を取シ、開始及び停止ビットを除 去し、結果としての文字を経路６２４を通じてマルチプレクサ６０８、経路６２ ５、マルチプレクサ６０９及び経路６２７を経てＰＩＦＯ６１０の入力に加える 。ＦＩＦＯはこの文字情報を受信及び格納し、これを経路６２８を通じ、マルチ プレクサ７０２及び経路７１８を経て桁送りレジスタ７０４に供給する。ここか らこの情報は要素７０１．７０３．７０５及び７０６によって既に記述したのと 同様に処理され、第４図のタイプのフレームとして、経路５５９を通じてインタ フェース５０３１Ｃ伝送するためＩＣＩＪ路７２３及びマルチプレクサ７０７を 通じて供給される。ここから、これはＤＣＰフレームの工欄内を他方の端末に延 長される。

変換器５１２（て工って受信される非同期文字は、端末のログオンの開始の時点 及び呼接続が確立する前に、必要（（応じて、端末呼出し及びその他のレステム 制御目的経路６２４を通じ、マルチプレクサ６０８を経て、マルチプレクサ５０ ５を経てインタフェース８０４に伝送するためにバス６２６に延長される。類似 の方法にて、マイクロプロセッサは端末上に表示されるべき文字をインタフェー ス８０４を経て、経路６２６を通じ、マルチプレクサ６１６及び経路６３７に延 長し、ＵＡＲＴ送信機６１４に延長できる。ここから、これら文字は既に説明し たのと同一の方法にて端末に伝送するために第６図に示される残シの回路に延長 される。

以下のパラグラフでは、端末と第６図、第７図及び第８図の回路がモード０４、 モード１あるいはモード、２にていかに動作するかについて述べる。マイクロプ ロセッサ５ｏｓＦｉ、内部スイッチ、あるいはＳ欄を介して共通制御器１０２か ら受信された情報の制御下において、第６図、第７図及び第８図の回路の動作の モードを判定する。

この情報はレジスタ８０３に格納されるが、該レジスタ８０３は、Ｂ路６３３を 介して適当な制御電位を加えて、マルチプレクサ６０３．６１１．７１６、及び ７０７の状態を制御する。この信号は、これらマルチプレクサの各々をこれらの モード０、モード１あるいはモード２の状態のいずれかで動作させる。これらマ ルチプレらすの動作及び第６図、第７図及び第８図の残りの回路については、モ ード２の例で既に詳細な説明を行なった。

モード０はその接続で音声あるいは大容量データの交換を行ないたいとき、６４ Ｋｂｐｓビツト流を処理する。

このモードの場合、端末から変換器５１２によって受信されたデータは、マルチ プレクサ６０３を経て経路６０１に方路され、この経路を通じ、マルチプレクサ ７０７を経て、経路５５９に延長されるが、該経路５５９はインタフェース５０ ３に延長する。インタフェース５０３は、この情報を直接にＤＣＰフレームの１ ２欄に挿入する。

モード１の動作の場合は、受信さるた情報はマルチプレクサ６０３を経て、経路 ６０２を通じ、モード１フオーマツト化器６０６に延長するが、該フォーマット 化器６０６は５６Ｋｂｐａ情報を取り、これを７ビツト量に分割する。Ｄ／Ｃビ ット−１が個々の７ビツト量に加えられ、全体のデータ速度が６４Ｋｂｐｓ、つ まりＩ欄の低ビツト速度にされる。この呼はマイクロプロセッサ５０５から経路 ６２６を経てＭ１フォーマット化器に送られることによって制御モー゛ドにでき る。これは制御状態をあるデータ　モジュールから別のモジュールに伝送するこ とを可能にする。この場合、Ｄ／ＣビットはＯとなる。６４Ｋｂｐｓ流は次に経 路６４３を通じ、マルチプレクサ７０７及び経路５５９を経て、Ｉｌ欄に挿、入 するためにインタフェース５０３に延長される。

文字変換器５１２及びフォーマット化器５０２はモード０．１及び２で受信され た情報に応答して類似の方法で動作する。モード２Ｖｃ関するこれら回路の動作 は既に述べた通りである。モード０の場合は、経路５４６上に受信される情報は マルチプレクサ７１６に延長され、さらに経路６３２を通じ、マルチプレクサ６ １１を経て、次に経路５４１、要素５１１及び経路５５３を通じて、関連する端 末に延長される。モードｌの場合、受信される情報はマルチプレクサ７１６を介 して経路７３４に加えられ、またアンフォーマット化器７１２に加えられるが、 該アンフォーマット化器７１２は他方の終端のフォーマット化器６０６と対応す る要素に１って加えられた余分なビットを削除する。結果としての５６Ｋｂｐｓ ビツト流は、次に、経路６３１を通じ、マルチプレクサ６１１を経て、経路５４ １、要素５１１及び経路５５３を通じ、関連する端末に延長される。

国際調査報告 １“ｗ″ｍｍｃｍ＋＜ｍｍｍ、ｐ（−７１ｚ５　Ｂ４７０１７４Ｂ

Claims (1)

1. 【特許請求の範囲】 １．データリードと制御リードによつてデータ装置に接続されたデータ通信イン タフエースを動作する方法において、この方法が： ａ）該装置からのデータ信号を該データリードを通じて受信するステツプ、 ｂ）受信されたデータ信号からデータメツセージを形成するステツプ、 ｃ）該制御リードを走査して、該装置によつて該制御リードに加えられた、該装 置からの制御信号の受信を表わす受信の状態の変化を検出するステツプ、ｄ）状 態の変化の検出に応答して制御メツセージを生成するステツプ、 ｅ）それぞれが１（情報）欄を含む複数の欄を持つ循環的に再発する時分割多重 フレームを生成するステツプ、 ｆ）個々のメツセージを複数のバイトに分割し、メツセージの各バイトを後続の 時分割多重フレームの１欄に挿入するステツプ、及び ｇ）該メツセージバイトを含む該時分割多重フレームを通信経路を通じて該イン タフエースから別のチータ装置に伝送するステツプからなることを特徴とする方 法。 ２．請求の範囲第１項に記載の方法において、ａ）該データメツセージがデータ 信号に加えてプロトコール支援欄を含み、また ｂ）該制御メツセージが制御信号及びプロトコール支援欄を含むことを特徴とす る方法。 ３．請求の範囲第２項に記載の方法において、該インタフエースがマイクロプロ セツサを含み、該方法が以下の追加のステツプ、つまり ａ）該制御リード信号を入力レジスタに加えて、該信号を一時的に格納するステ ツプ、 ｂ）マイクロプロセツサを動作し、状態の変化の検出に応答して制御メツセージ を生成する動作、ｃ）該データメツセージをマルチプレクサの第１の入力を経て 出力経路に加えるステツプ、ｄ）制御メツセージの生成に応答して第１の入力を 一時的に抑止し、該生成された制御メツセージをマルチプレクサの第２の入力を 経て出力経路に加えるステツプ、 ｅ）該出力経路によつて受信された制御メツセージ及びデータメツセージを他方 のデータ装置に伝送するために循環的に再発する時分割多重フレームの後続のフ レームの１欄に挿入するステツプを含むことを特徴とする方法。 ４．請求の範囲第３項に記載の方法において、以下の追加のステツプ、つまり ａ）該送信されたフレームを対応するデータリード及び制御リードを持つ他方の データ装置を処理するインタフエースに加えるステツプ、 ｂ）伝送されたデータメツセージ内に含まれる信号を他方の装置のデータリード に加えるステツプ、及び ｃ）伝送された制御メツセージ内に含まれる信号を他方の装置の制御リードに加 えるステツプが組合わせにて含まれることを特徴とする方法。 ５．請求の範囲第４項に記載の方法において、以下の追加のステツプ、つまり ａ）該装置から該経路を通じて１欄メツセージを含む時分割多重フレームを受信 するステツプ、ｂ）個々の受信されたメツセージ内のビツトから該メツセージが データメツセージを表わすか、制御メツセージを表わすかを判定するステツプ、 ｃ）受信されたメツセージ内に含まれる信号を該メツセージがデータメツセージ であると判定されたとき該データリードに加えるステツプ、及びｄ）受信された メツセージ内に含まれる信号を該メツセージが制御メツセージであると判定され たとき該制御リードに加えるステツプが組合わせにて含まれることを特徴とする 方法。 ６．請求の範囲第５項に記載の方法にかいて、該データ信号が同期あるいは非同 期データを表わすことを特徴とする方法。 ７．請求の範囲第６項に記載の方法において、以下の追加のステツプ、つまり ａ）該装置から該データリードを通じて受信される非同期データの名文字と関連 する開始及び停止ビツトを名文字を含むデータを伝送する前に除去するステツプ 及び ｂ）受信された１欄内の非同期データの名文字に該文字を該データリードを通じ て該データ装置に加える前に開始及び停止ビツトを加えるステツプが組合わせに て含まれることを特徴とする方法。 ８．データリードと制御リード（５５１−５５３）によつてデータ装置（１１１ −）に接続され、通信経路（１１３−）によつてプログラム内蔵制御交換システ ム（１０１）に接続されたデータ通信インタフエースにおいて、 該データ通信インタフエースが； デジタル回線インタフエース（５０３）を含み；該デジタル回線インタフエース （５０３）がさらにマイクロプロセツサ（５０５）； 個々が１つの１（情報）欄と１つのＳ（信号法）欄を含む複数の欄を持つ循環的 に再発する時分割多重フレームを生成する回路（５０３）； 該装置（１１１−）からインタフエース（１０９）によつて受信された信号を該 インタフエースが第１のモードで動作しているときデータリードと制御リード（ ５５１−５５３）を通じて該マイクロプロセツサ（５０５）に加えるためのデー タ変換器（５１２）；該マイクロプロセツサによる信号の受信に応答して受信さ れた信号を同定するＳ欄メツセージを生成するための送信フオーマツト化器（５ ３２）を含み、該回路が個々のＳ欄メツセージを後続の時分割多重フレームのＳ 欄に挿入し； 該データ通信インタフエースがさらに 該時分割フレームを該通信経路を通じて交換システム（１０１）に伝送するため の手段、 該交換システム（１０１）によつて受信された個々のＳ欄メツセージをシステム プロセツサ（１０２）に延長する手段、 該インタフエースを第２のモードにて動作しているとき該データリード上に受信 される信号に応答してデータメツセージを生成するための手段、該制御リード上 に受信された該信号を該インタフエースを第２のモードにて動作しているときメ ツセージの変化のそれぞれが該データリード上に受信される該信号に応答してい るマイクロプロセツサに加える手段を含み； 該データ変換器（５１２）が該制御リード上に受信される該信号を該マイクロプ ロセツサ（５０５）に加え、ここで該信号の状態の変化が該装置からの制御信号 の受信を表わしていて； 該データフオーマツト化器が該インタフエースが第２のモードにて動作している とき、状態の変化の検出に応答して制御メツセージを生成し；該回路（５３３） が該制御及びデータメツセージを、１バイトづつ、後続の時分割多重フレームの １欄に挿入し、これによつて該データメツセージが該交換システムを通じて別の データ装置に伝送されることを特徴とするデータ通信インタフエース。 ９．請求の範囲第８項に記載のデータ通信インタフエースにおいて、 該データ変換器（５１２）が該制御リード信号を該信号を一時的に格納するため に入力レジスタ（５０４）に加え、 該マイクロプロセツサ（５０５）が状態の変化の検出に応答して制御メツセージ を生成し、さらに該データメテセージをマルチプレクサ（５３３）の第１の入力 を経て終端経路（１１３−）に加えるための手段（５３１）、 制御メツセージの生成に応答して該第１の入力を一時的に抑止し、そして該生成 された制御メツセージを該マルチプレクサの第２の入力を経て出力経路に加える ための手段、及び 該出力経路によつて受信された該制御及びデータメツセージを他のデータ装置に 伝送するために循環的に再発する時分割多重フレームの後続フレームの１欄に挿 入するための手段を含むことを特徴とするデータ通信インタフエース。 １０．請求の範囲第９項に記載のデータ通信インタフエースにおいて、 該交換システムが伝送されたフレームを対応するデータリード及び制御リードを 持つ該他方のデータ装置を処理する別のインタフエースに加え、該インタフエー ス（１０９）が該伝送されたデータメツセージ内に含まれる信号を該他方の装置 のデータリードに加え、そして 該インタフエース（１０９）が該伝送された制御メツセージ内に含まれる信号を 該他方の装置の制御リードに加えることを特徴とするデータ通信インタフエース 。 １１．請求の範囲第１０項に記載のデータ通信インタフエースにおいて、 該デジタル回線インタフエース（５０３）が１欄メツセージを含む時分割多重フ レームを該装置から該経路を通じて受信し； 個々の受信されたメツセージ内のビツトから該メツセージがデータメツセージを 表わすか制御メツセージを表わすかを判定するための手段が含まれ、さらに該デ ータ変換器（５１２）が該メツセージがデータメツセージであると判定された場 合、受信されたメツセージ内に含まれる信号をデータリード（５５２、５５３） に加え、 該データ変換器（５１２）が該メツセージが制御メツセージであると判定された 場合は、 受信されたメツセージ内に含まれる信号を制御リード（５５０、５５１）に加え ることを特徴とするデータ通信インタフエース。 １２．請求の範囲第１１項に記載のデータ通信インタフエースにおいて、 該データ信号が同期あるいは非同期データを表わすことを特徴とするデータ通信 インタフエース。 １３．請求の範囲第１２項に記載のデータ通信インタフエースにおいて、 該装置から該データリードを通じて受信される非同期データの個々の文字と関連 する開始及び停止ビツトを個々の文字を含むデータを伝送する前に除去するため の手段；及び 受信された１欄内の非同期データの個々の文字に該文字を該データリードを通じ て該データ装置に加える前に開始及び停止ビツトを加えるための手段を含むこと を特徴とするデータ通信インタフエース。