JPS61502845A - 会話信号デイジタル・プロセツサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はアナログ入力信号をディジタルビット流信号に変換する装置及び方法 に関する。この発明は、例えば、会話信号をコンピュータ・システムに対する入 力として作用させることができるようにコンディショニングする技術分野に関し 、特にアナログ・スピーチ信号をディジタル・データに変換する技術分野に関す る。

背景技術 公開筒ＷＯ３３１０２１９０号国際特許出願から、発声音を表わすアナログ入力 信号を受信してクリップド入力信号を発生するクリッピング回路と、クリップド 入力信号をサンプルして夫々その信号のサンプル値を表わす複数の個別的バイナ リ値を発生するサンプリング手段と、複数のサンプル値を解析して発声音を識別 する解析手段とを含む会話認識システムを知ることができる。

クリッピング回路を用いるシステムによってアナログ信号をディジタル信号に変 換処理するときに、クリッピング回路の非直線性の故にその処理は非直線性とな る。非直線性は一般に濾波困難な高調波成分をその電子信号に導入してしまう。

その上、非直線性はその信号によって搬送される情報の忠実度に影響を及ぼす歪 をおこすことになる。

後程明らかになるように、この発明の装置及び方法は、ジッタ信号を使用する。

計量化されたジッタ・タイプの信号の効果の一般的説明はエル・シャックマンに よる“計量化雑音におけるジッタ信号及びそれらの影響”（ＩＥＥＥトランザク ション・コミュニケーション・テクノロジ、Ｖｏｌ、ＣＯＭ−１２、１６２〜ｌ ６５頁。

１９６４年１２月）と称する論文に記載しである。

発明の開示 この発明の目的はアナログ入力信号をディジタル・ビット流信号に変換する装置 及び方法を提供することである。その装置及び方法はディジタル・ビット流信号 によって搬送される情報の高忠実度を達成する。

この発明の一面によると、それはアナログ入力信号をディジタル・ビット流信号 に変換するディジタル・プロセッサであって、ジッタ信号を供給する発生手段と 、前記ジッタ信号を前記入力信号から引き出したアナログ信号に加える総和手段 と、前記ジッタ信号は総和したアナログ信号の周波数より大きい周波数を持ち、 前記総和手段からの総和信号をクリップするクリッピング手段と、希望する速度 で前記クリッピング手段からクリノゾド信号をサンプルしてディジタル−ビット 流信号を発生するサンプル手段とを含むディジタル・プロセッサを提供する。

この発明の他の面によると、それはアナログ入力信号をディジタル・ビット流信 号に変換する方法であって、 イ）前記入力信号から引き出されたアナログ信号とジッタ信号とを総和し、前記 ジッタ信号は前記総和されたアナログ信号の周波数より相当大きい周波数を持ち 、 ′口）前記工程イ）の結果発生したアナログ信号の振幅波形をクリップしてディ ジタル信号を発生し、ハ）前記工程口）の結果発生したディジタル信号の振幅を 希望するビット速度でサンプルしてディジタル・ビット流信号を発生する各工程 を含む変換方法を提供する。

図面の簡単な説明 次に、下記添付図面を参照してその例によりこの発明の一実施例を説明する。

第１図は第１Ａ図、第１Ｂ図、第１Ｃ図及び第１Ｄ図の物理的関係を表わす図で ある。

第１Ａ図、第１Ｂ図、第１Ｃ図及び第１Ｄ図はこの発明によるデイノタル・プロ セッサの回路図である。

第２図、第３図、第４図、第５図、第６図、第７図、第８図、第９図及び第１０ 図は第１Ａ図、第１Ｂ図、第１Ｃ図及び第１Ｄ図のディジタル・プロセッサの選 ばれた点におけるこの発明の動作の理解に有益な波形図である。

発明を実施するための最良の形態 第１Ａ図、第１−Ｂ図及び第１Ｄ図の各点において、円で囲まれた大文字Ａ乃至 Ｍがそこを指示している。

その各位置でサンプルされた波形が第２図乃至第１０図における同一の文字で表 わした波形に相当する。この実施例では広い周波数帯を使用しているので、各種 波形の関係をより明確に表わすために、第２図乃至第１０図においてはそのタイ ム・ベースを変更する必要があった。例えば、第２図における波形■は第３図、 第４図、第５図及び第６図における同じ記号又はラベルの波形に相当する。その 各図に使用されるタイム・ベースは各図の右上に表わしである。例えば、第２図 では５ｍｓであり、第３図では２０μＳであり、第４図では１００ｍｓである。

この方法の利点は第２図及び第３図を見ることによって容易に明らかである。す なわち、波形■は第２図では波形■及び■と、第３図では波形■及び■と比較す るのでそれが有益となる。

第２図に表わすアナログ会話信号■のような、第１図の端子１０におけるアナロ グ信号はそこからシステムに入力され、増幅器１２で受信する。増幅されたアナ ログ信号は、この実施例では３．８ｋＨｚ以上の周波数成分をカントオフするロ ーノクス・フィルタ１４に向ケられる。濾波されたその出力信号は抵抗及びキヤ ・やシタから成る微分回路１５に向けられる。次に、回路１５からのアナログ信 号はミク／ング回路１６の入力に供給される。その回路１６はポテンショメータ 回路２１を介して水晶制御発振回路２０の出力を受信する。発振器２０はノック 信号を供給する。そのノック信号はこの実施例では周波数３３，３３３ｋＨｚの 方形波であシ、ミクレング回路１６に供給されるアナログ信号の周波数より大き い周波数を有する。ミクレング回路１６はその入力に供給されたジッタ信号とア ナログ信号とを総和する総和手段として作用する。総和された信号はぜロクロッ レング・クリツノぐ１８の入力に向けられる。

総和された信号■は第２図及び第５図に例示する。クリツノや１８は無限クリッ ピング形のものである。クリッパ回路１８の出力に現われたクリツノされジッタ 化された会話信号■は第２図、第３図、第４図、第５図及び第６図に表わす。

二ツノ・トリガードＤ型フリソゾ・クロック２２はそのＤ入力にクリノゾド・ジ ノタート信号■を受信する。そのクリツノ・フロップはそのクロック入力ＣＫに 現われ第３図、第４図及び第７図に表わすようなりロック信号■に応答するサン プラとして動作する。クロック信号は水晶制御発振器３０から成るクロック信号 発生器から出力される。その出力は３８４ｋＨｚ信号であり、２分割回路３２に 送られる。２分割回路の出力信号は１０分割回路３４０入方へ、フィルタ回路１ ４へ及び第２のフィルタ回路７２に供給される１９２ｋＨｚ信号である。１０分 割回路の出力信号はクリツノ・フロップ２２のクロッキングに使用される１９． ２ｋＨｚ信号である。Ｄ型フリノゾ・フロップはクロック信号が正方向に変化し たときにそのＤ人カにある信号が。出力に送信され、そのＱ出力は次の正クロッ ク変化が発生するまでその状態を維持することを特徴とするものである。

発振器２０及び３ｏが正確にその出力周波数を維持する程理想的であれば、クリ ツノ・クロック２２の。

出力に表われた信号■（第３図、第４図及び第６図に表わす）は使用可能なディ ジタル・データ信号であろうが、実際は、これら発振器からの出力周波数は変化 する。ジッタ信号とサンプル速度との周波数の差異をほぼ一定に維持することが 特に望ましい。その発振器の変動は周波数の変動をひきおこして送信信号の忠実 度を悪くし、再更正できない問題を増加する。この実施例によるディジタル・デ ータ信号は毎秒９．６にビットのディジタル通信チャンネル上を送信する。その ため、ロック及び（又は）サンプル速度の安定化のために、他の回路を加える必 要がある。回路４６，４７゜４８及び４９から成るバンド／Ｐス・フィルタ回路 はクリツノ・フロノｆ４４のＱ出力がら第７図、第８図、第９図及び第１０図に 表わすような信号■を受信する。

（第７図、第８図及び第９図は端子１ｏに供給される信号■なしに波形を表示す る。）第７図に表わすノック信号■はミクレング回路４ｏ及びクリツノや４２を 通るポテンショメータ２１がらの並列回路を通り、クリｙ／ぞ４２の出力は第７ 図及び第８図に表わす信号■となる。要素４０及び４２は要素１６及び１８に夫 々対応し、それ散発振器２ｏがらの信号は同じ伝搬遅延及び同様な並列回路で発 生するがもじれないその他の歪を受ける。クリツノ・フロップ４４はフリップ・ フロップ２２をクロックした信号と同じ信号でクロックされる。パントノ４ス・ フィルタ４６〜４９は帯域幅１ｋＨｚ及び中心周波数５０６５Ｈｚを有する。第 ９図及び第１０図に表わす・ぐンドパス・フィルタがらの出力信号■はループが その出力がら５０６５Ｈｚの信号を供給するフェースロック・ルーフ’５０に供 給される。４ビツト・バイナリ・カウンタ回路５２とＤ型フリッゾ・７ｏツゾ５ ６とから成るフィード・パンク回路はフェーズロック・ループ５０がらのフィー ドバックを与え、第６図、第８図、第９図及び第１０図に表わすようなり型フリ ７７″・フロノア’３６．６９のクロック入力に供給されるサンプリング信号■ のタイミングを修正する。回路５２及びフェーズロック・ルーフ’５０がらの信 号は１６−１デコ一ダ回路５４の入力に向けられる。回路５４の出力はこの実施 例においては１０．１３０ｋＨｚの平均中心周波数を有する修正されたサンプリ ング信号■である。動作において、フェーズロック・ルーｆ５０は４．５ｋＨｚ 及び５．５ｋＨｚ間の動作範囲を有し、第５図、第６図、第９図及び第１０図に 表わすような出力端子３７に現われる正しくサンプルされたディジタル・データ 信号■を供給する。以上の説明からクリツノ・７０ツノ３６は第２のサンプラと して働くことが明らかとなった。フリップ・フロップ３６のサンプリング周波数 はフリップーフロッゾ２２のサンプリング周波数に従い変化可能である。

端子３７に現われたディジタル・データ信号■は更に送信又は（及び）処理する ために他のいがなる通信チャンネル装置に向けることもできる。

インバータ６１．６２から成るフィートノぐツク６゜ヲ持つ発振器回路はパント ノ４ス・フィルタ要ｉ４６。

４８によって使用される６０５ｋＨｚ信号の発信源である。インバータ６７．６ ８から成るフィードバック・インバータ回路６６はフィルタ要素４７．４９によ って使用される２、４６ＭＨｚ信号を発生する。

以上のこの実施例の説明から、アナログ信号は端子１０に受信され、ジッタ信号 と混合されるということがわかった。混合した信号はクリツノされ、希望するピ ント速度でサンプルされてディジタル・データ出方信号を供給する。

端子３７に現われたディノタル・オーディオ出力信号からアナログ信号を再生す るために、ディゾタル・オーディオ出力信号は第１Ｂ図に表わす入力端子７０に 供給される。フリップ・フロップ４４の出力は前述のようにフリップ・フロップ ６９のＤ入力に供給される。第８図に表わすフリップ・フロップ６９のＱ出力に おける信号■はサンプルされたアナログ会話成分を除きフリップ・フロップ３６ のＱ出力における信号■に相当する。故に、フリップ・フロンｆ６９のＱ出力に おける信号が端子７０の信号から減算されると、残りの成分はアナログ入力信号 である。その減算は回路の８０で示した点で行われ、その結果はローパス・フィ ルタ７２に向けられ、端子７３に再生アナログ会話信号を供給する。

ＦＩＧ、２ ＦＩＧ、４ ＦＩＧ、６ ＦＩＧ、８ 国際調査報告

Claims (7)

【特許請求の範囲】
1. １．アナログ入力信号をディジタル・ビット流信号に変換するディジタル・プロ セッサであって、ジッタ信号を供給する発生手段（２０）と、前記ジッタ信号と 前記入力信号から引き出したアナログ信号とを総和する総和手段（１６）と、前 記ジッタ信号は前記総和されたアナログ信号の周波数より高い周波数を持ち、前 記総和手段（１６）からの総和された信号をクリップするクリッピング手段（１ ８）と、前記クリッピング手段（１８）からのクリップされた信号をサンプルし てディジタル・ビット流信号を発生するサンプル手段（２２，３６）とを含むデ ィジタル・プロセッサ。
2. ２．前記クリッピング手段（１８）は無限クリッパである請求の範囲１項記載の ディジタル・プロセッサ。
3. ３．前記総和手段（１６）の前にあり前記入力信号を増幅する増幅手段（１２） と、前記増幅手段（１２）と前記総和手段（１６）との間にあり前記増幅された 入力信号を濾波するローパス・フィルタ手段（１４）とを含む請求の範囲１項又 は２項記載のディジタル・プロセッサ。
4. ４．前記サンプル手段（２２，３６）は前記クリッピング手段（１８）の出力を 受信するよう配置された第１のサンプル回路（２２）と、前記第１のサンプル回 路（２２）の出力を受信して前記ディジタル・ビット流信号をその出力に発生す る第２のサンプル回路（３６）とを含み、前記プロセッサは前記第１のサンプル 回路（２２）のサンプル周波数に依存して前記第２のサンプル回路（３６）のサ ンプル周波数を変化する手段を含む請求の範囲１項、２項、又は３項記載のディ ジタル・プロセッサ。
5. ５．アナログ入力信号をディジタル・ビット流信号に変換する方法であって、 イ）ジッタ信号と、前記入力信号から引き出されたアナログ信号とを総和し、前 記ジッタ信号は前記総和されたアナログ信号の周波数より高い周波数を有し、ロ ）前記工程イ）の結果発生したアナログ信号の振幅波形をクリップしてディジタ ル信号を発生し、ハ）前記工程ロ）の結果発生したディジタル信号の振幅を希望 するビット速度でサンプルして前記ディジタル・ビット流信号を発生する各工程 を含む変換方法。
6. ６．前記入力信号を濾波して前記工程イ）において前記ジッタ信号と総和される アナログ信号を発生する工程を含む請求の範囲５項記載の方法。
7. ７．前記サンプル工程ハ）は、 ニ）前記クリッピング工程ロ）の結果を第１のサンプル速度でサンプルし、 ホ）前記工程ニ）の結果を第２のサンプル速度でサンプルする各工程を含む請求 の範囲５項又は６項記載の方法。