JPS61503055A - 静電作動２進装置アレイと製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の鳥え午 静電作動２進装置のアレイと製造方法 発明の背景 この発明は、可視表示アレイ、切り替えマトリクス、メモリ等として使用される 静電的に制御可能な電気機械２通装置に関する。

従来技術には静電表示素子の種々の例がある。米国１．９８４，６８３、及び３ ，５５３，３６４に示されているような１つの種類の装置には進入灯と平行に伸 びるフラップ（複数）を備えた光弁があり、この各フラップは透過表示装置又は 反射表示装置のために光路を横切って傾斜角度に静電的に転向可能である。米国 ３，８９７，９９７は、湾曲した固定電極の光反射特性に影響を与えるようこの 固定電極の周りを静電的に包む電極を開示している。

１９７０年１２月７日付けのエレクトロニクス（ＥＬＥ−ＣＴＲＯＮ■Ｃ８）の ７８ないし８３頁、及び、１９７０年８月のＩ、Ｂ、Ｍのテクニカル　ディスク ロージャ　ブレティン（Ｔｅｃｈｎｉｃａｌ　Ｄｉｓｃｌｏｓｕｒｅ　Ｂｕｌｌ ｅｔｉｎ　）第１３巻、第３号に記載されているような他の従来技術は変形可能 な材料の選択部分を静電的に帯電し、それにより、その光の透過又は反射特性を 変えるための電子銃を使用している。

表示のために使用可能な静電制御素子の区域における別の教示事項は次の米国特 許から得ることができる：４．３３６，５３６　カルト（Ｋａｌｔ）他４．２６ ６．３３９　カルト（Ｋａｌｔ）４．２３４．２４５　１−ダ（Ｔｏｄａ）他４ ．２２９，０７５　ウェブ（Ｕｅｄａ）他４．２０８，１０３　カルト（Ｋａｌ ｔ）他４．１６０，５８３　ウェブ（Ｕｅｄａ）他４．１６０，５８２　ヤスオ （Ｙａｓｕｏ）４．１０５，２９４　ペック（Ｐｅｃｋ）４．０９４，５９０　 カルト（Ｋａｌｔ）４、．０６５，６７７　ミチャロン（Ｍｉｃｈｅｒｏｎ　） ３．９８９，３５７　カルト（Ｋａｌｔ）３．８９７，９９７　カルト（Ｋａｌ ｔ）８８８．２４１　クールマン（Ｋｕｈｌｍａｎｎ　）本発明はシンプソン（ Ｓｉｍｐｓｏｎ　）の米国４，２４８，５０１、及びシンプソン（Ｓｉｍｐｓｏ ｎ　）他の４，２３５．５２２に開示された材料から出発するものであり、これ らのものの開示は言及にエリここに組み込まれる。

背景的な興味あるものとしては、次が挙げられる：Ｗ、　Ｒ，アイケン（Ａｉｋ ｅｎ　）　：　ｒアン　エレクトロスタティック　サインーザ　デスチック　シ ステムＪ　（ＡｎＢｌｅｃｔｒｏｓｔａｔｉｃ　Ｓｉｇｎ　−Ｔｈｅ　Ｄｉｓｔ ｅｃ　Ｓｙｓｔｅｍ　）、ササイアティ　フオ　インフォメーション　ディスプ レイ（５ｏｃｉｅｔｙ　ｆｏｒ　Ｉｎｆｏｒｍａｔａｏｎ　Ｄｉｓｐｌａｙ　） 　１９７２年６月、１０８ないし１０９頁、 Ｊ、　Ｌ、プルニール（Ｂｒｕｎｅｅｌ　）他：「オプティカルディスプレイ　 デバイス　ユージング　バイステーブルエレメンツｊ　（０ｐｔｉｃａｌ　Ｄｉ ｓｐｌａｙ　Ｄｅｖｉｃｅ　Ｕｓｉｎｇ　Ｂｉｓ　−ｔａｂｌｅ　Ｅｌｅｍｅｎ ｔｓ　）、１９７７年４月１５日、アプライドフィジックス　レターズ（Ａｐｐ ｌｉｅｄ　Ｐｈｙｓｉｃｓ　Ｌｅｔｔｅｒｓ）第３０巻、第８号、３８２ないし ３８３頁、及びＲ−Ｔ−ガラエヤ（Ｇａｌｌａｇｈｅｒ　）　：　ｒマイクロシ ャツターズ　フリップ　ツウ　フオーム　キャラクターズ　イン　ドツト−マト リクス　ディスプレイＪ　（Ｍｉ　ｃｒｏｓｈｕｔｔ−ｅｒｓ　Ｆｌｉｐ　ｔｏ 　Ｆｏｒｍ　Ｃｈａｒａｃｔｅｒｓ　ｉｎ　Ｄｏｔ−Ｍａｔｒｉｘ　Ｄｉｓｐｌ ａｙ）、１９８３年７月１４日、エレクトロニクス（Ｅｌｅｃｔｒｏｎｉｃｓ） 、８１ないし８２頁。

本願は主題において本出願人の係属米国出願第６４２　、７５２号、６４２，９ ９６号及び６８３，６１９号に関する。

これらの出願の開示は言及により、ここに組み込む。

発明の要約 不発明は光の反射又は透過表示アレイ、切り替えマトリクス、メモリ等のための 静電的に制御可能な電気機械２進装置を提供する。アレイの各２進素子は個々に 制御可能である。不発明は、黒白、多色英数字及び画像の表示装置を含む可視表 示装置として使用する場合について記載する。

不発明の表示素子（画素）は静止電極を備えたステータと隣接の移動可能なフラ ップとを有している。そのフラップは静止電倦から隔たった位置と静止電極の上 に存在する位置との間で静電的に制御可能である。好適な実施例では、ステータ は光路に垂直な平坦面を有し、巻回されたフラップは、吸引されると、引き伸ば されてステータの平坦面の静止電極近くを転がり、そして、この静止電極を覆う 。表示素子は光の透過を制御することができ、又は、光反射装置の場合には光の 反射量に影響を与えることができる。この表示装置は２状態又は２進型のもので ある。それはその何れかの状態にラッチすることができる。

不発明の表示素子又は画素はステータとフラップの両方の上に導電性の電極区域 を備えている。２次元の画素アレイとして使用される時、その電極区域の１つは Ｘ電極として指定され、他の区域はＹ電極として指定される。

行の全てのＸ電極は、列のＹ電極と同様に共に接続されている。列と行の交差点 にある画素は作動されて状態を変化する。好適な実施例では、Ｘ又はＹの電極の 何れか１方はフラップの上に配置され、そして他方はステータの上に配置されて いる。このフラップとステータの両方は更に保持と指定された電極区域を有して おり、これらの電極区域は、ＸとＹの電極への電圧印加が停止された後に、作動 された画素を作動状態にラッチするように働く。

各々別々にアドレス可能な無数の小さい画素アレイを作る製造方法はホトエツチ ング技術又は導電インクの直接印刷を用いれば使用可能である。

図面の簡単な説明 第１図は不発明に工ろ！ｒ’ｌＩ；亡作勅２進素子のフラップ部材の平面図であ る。

第２図はステータ部４，４の平面図でろる。

第３図は第１図と第２図の線ＩＩＩ−ＩＵに沿つ−〔得た組立体の断面図である 。

第４図ぐま第１図ないし第３図の２進素子の７レイのための基板の部分断面図で ある。

第５図は上記アレイを作るための固定物の略図である。

第６図は上記アレイを作るための２つの固定物の略図である。

第７図は上記アレイの未完成の２進素子の拡大部分図である。

第８図は完成素子を示す第７図の線ｖｍ　−ｖｍに沿う断面第１図は移動可能な フラップ１０の山形袖章の形状をした間隙により分離された導電性の区域のパタ ーンの１つの複製の形状を示す。可例の基板１１ばｒＭＹＬＡＲＪとして販売さ れているポリエチレンテレフタラート（ＰＥＴ）のような膜である。導電性の区 域１２．１４．１６及び導体リード線１７、Ｘは導電インクでの直接印刷にエリ 、又は、基板１１上に蒸着されたアルミニウムのような導電性のコーティングの 部分をホトエツチングで除去することにより第１図に示したパターンに形成され ている。区域１２は区域１６に電気接続された保持区域である。区域１４はＸ区 域であって電気接続のため導電性のリード線Ｘと一体である。区域１６は保持区 域であって導電性のり・−ド線１７と一体である。この導電パターンの形成後、 （破線１８により示された）スロットが、フラップ１０を３辺で自由にするため に、好ましくは、レーザ・ビームにより切断されている。

第２図はステーク部材２０上の山形袖章の形状の間隙により分離された導７Ｈ２ の区域を示す。ＰＥＴの基板２１は導電区域２２．２４．２６及び導電性のリー ド線Ｙ１２７をフラップ１０について記載した仕方で備えている。区域２４はＹ 区域でリード線Ｙと一体である。保持区域２２．２６はリード線２７と一体であ る。

第３図はステータ部材２０（第２図）をフラップ部材１０（第１図）の上に重ね た後に線■−■に沿って得た断面図である。スロット１８は、例えばレーザ・ビ ームにより切断されているので、フラップ１０は図示されたように今や自由に巻 回する。フラップ１０のＸ区域１４は、フラップ１０を平たく伸展するように動 作されると、ステーク２０の保持区域２２の下に存在し、ステータ２０のＸ区域 ２４はフラップ１０の保持区域１６の上に存在し、そして、ステータ２０の保持 区域２６はフラップ１０の保持区域１６の上に存在することになる。

次は第１図ないし第３図に示した表示素子（画素）アレイの製造過程を説明する ものである。印刷物の全サイズ面の大きさの表示アレイは約１０．８　Ｘ　１４ ．０インチであって、各文字は６×９画素であり１行９０文字の７０行の場合５ ４０Ｘ６３０＝３４０．２００個の画素を有する。この例のアレイの各画素は２ ２ミル（１／１０００インチ）の高さで２０ミルの広さである。各画素は、ガラ スのような硬質材料の平坦なシートの上に形成された約３ミル厚の平行な壁によ り形成された約１５ミルの深さの溝の上に第１図ないし第３図のパターン化され た基板を重ねたものである。

第４図は、ホトエツチング・レジスト・ポリマ４２Ｊ：りなる１５ミルのコーテ ィングを与えた１　２Ｘ１６Ｘ０．１２５のガラスシート４０を示す断面図であ る。そのレジスト・ポリマのコーティングは、保持されるべきレジストのパター ンを表す写真術的に発生された不透明な格子４５を有する負（陰）のマスク４４ を介して光源の柱状の（平行）光に露光される。レジスト４２の露光区域は除去 用のエツチング剤又は溶媒に感じやすいものであるが、未露光の区域４３はエツ チングの後に残って２０ミル幅の溝の３×１５ミルの壁を作る。露光された場合 にエツチングに対し抵抗性を示すものとなる逆レジストは逆マスクと共に使用す ることもできる。

壁の溝のパターンはホトエツチング以外の技術により形成することができる。犬 が生産には、適切な：Ａ町塑性のポリマの一体の一体部品として壁及び基板４０ を成型するために射出成型の型を使用してもよかろう。

第５図は全屈又はガラスのマンドレル又は固定物の５００周りに巻かれた０、０ ６ミル厚のポリエチレンテレフタラート（ＰＥＴ）膜ＣＭＹＬＡＲ）のシート５ ２を示す断面図でちる。この非常に薄いＰＥＴ膜は液体の表面張力又は静電力に より平に保持することができる。この膜は公知の真空蒸着技術により両側をアル ミ化されている。この保持される膜は約２１２下までの加熱により応力を除去さ れている。

第６図は、２重向きの矢印により示された一方向に張力で伸ばされた０、０６ミ ルＰＥＴ漠の透明な未コーティングのシート６２を固定する同様な固定物６０を 示す断面図である。単軸方向に応力を加えられたシート６２は、固定物６０に保 持されてはいるが、固定物５０に保持された応力の無いアルミ化されたシート５ ２に積層される。

シート５２にシート６２を積層する１つの方法は、アルミニウム・コーティング ５３と５４との間に電圧を維持しながらＰＥＴシート５２の応力を除去すること である。そのようにすると、ＰＥＴを永久静電荷のあるエレクトレットにする。

この静電荷はシート５２と６２を互いに接着するには充分なものである。後の段 階で実施されるレーザ・ビームによる切断はシート５２と６２を切断してフラッ プ１０にする時これらのシート５２と６２の端を互いに接着するに役立つ。

張力を加えられた膜６２とアルミ化され応力を除去さオしたフィルム５２の積層 物は、第４図に関して説明したホトエツチング段階の後に残るレジスト・ポリマ の壁７３の上面に接−ｒｆさ石る。この、情果は第７図に拡大して示しである。

溝の壁７３は一般的には３ミルの厚さ、１５ミルの高さであって、画素の２０ミ リ巾だけ分離されている。極めて薄いアルミ化されたコーティング５３と５４は 模シート５２の各面に見られる。基板４０はガラスシートであって、その上にホ トエツチングされた溝パターンが形成されていたものである。

ホトエツチング・レジストは上記積層物のシート５２の上面にスプレーされる。

フラップ１０の導電性の区域のパターンは、集積回路製造に広く使用されている 公知の段階−繰り返し写真技術により投影される。アルミニウムのコーティング ５３は、次に、アレイの３４０，２００個の画素位置の各々において第１図の導 電性のパターンを製造するためにエツチングされる。そして、プログラムされた レーザ・ビームによる切断装置はフラップ１００３辺の周りにスロットを切って このフラップ１０を自由にする。その切断線は第１図で破線１８により示されて いる。応力を除去されたＰＥＴ嘆５２に対し応力を与えられにＩ’ＥＴ）莫６２ の積層により、今自由となったフラップ１０は第８図に示すように巻回される。

第５図の固定物とほぼ同一の固定物を使用して、ＰＥＴの０，０６ミル厚の第３ の膜８４は応力を除去される。

この嘆８４は外面（第８図の８４の下面）にいくぶん導電性の透明なコーティン グ８２と、内面（第８図のシート８４の上面）に透明で良好な電気導体であるイ ンジュームー錫の酸化物コーティング８６を有している。そのコーティングされ て応力を除去されたシート８４はその固定物を使用して第８図に示すようにフラ ップの積層物５２．６２のシート５２の上面に接着される。

フラップ１０のための導電性区域のパターン形成について記載したホトエツチン グの技術を用いて、透明で導電性のインジュームー錫の酸化物のコーティング８ ４はレジストを塗布され、第２図に示したパターンで露光され、そして、同様に 第２図と第３図に示したステータの導電区域２２．２４．２６を形成するために エツチングされる。ガラス８８又は透明な非導電性のポリマのシートが保護及び 強度のために加えられてアレイの組立を完了する。勿論、ガラスのシート８８上 のホトエツチングされたインジュームー錫の酸化物コーティングは、上述の別個 のＰＥＴシート８４０代わりに使用することができる。

電極区域は光学技術又は印刷技術により決定されるのでアレイを作る上述の技術 にエリアレイ間の再生の同一性ばかりでなくアレイの各素子の幾つかの電極区域 の正確な整合性が保証される。したがって、画素の大きさは極めて小さくでき、 考慮される材料によって制限を受けるだけでろる。

第１図ないし第３図を又考えると、アレイの各画素のＸリード線は各行の隣合う 画素のＸリード線と一体であることがわかる。同様に、各列の隣合う画素間のＸ リード線も一体である。したがって、アレイの両側縁において、各行のＸリード 線には触れることができ、そして各列のＸリード線は上縁及び底縁に現れている 。父差又は「プレート−スルー」（基板を貫通する導体）が必要されないことは 重要である。全ての導電素子とそれらの接続は完全に２次元的なものである。

アレイの特定のＸ−Ｙアドレスにおける画素は全ての他の画素とは独立して作動 することができる。選択された行のＸリード線に対し駆動電圧を加えると、Ｘ電 極区域１４に電圧が加えられるのでその列の全てのフラップ１０が部分的に吸引 される。選択された列のＸリード線に駆動′Ｂ圧を加えると所望のアドレスにあ る画素以外のその列のどの画素も吸引されない。この理由は、Ｘ電極区域２４が その選択された列の他のフラップ１０から離れ過ぎているからである。その選択 された画素のそれは、その行のＸ電極１４全ての部分的な作動のために、Ｙ電極 ２４の十分近くにあってこのＹ電極２４の方に吸引される。したがって、その選 択されたアドレスにおる画素のみが作動される。

フラップ１０の全ての保持区域１２．１６はステータ２０の全ての保持区域２２ ．２６のように相互接続されている。フラップとステータの保持リード線の間に 電圧を加えると、ちょうど作動された画素はＸとＹ０４駆動電圧の消滅した後に 作動された（平たく伸ばされた）−１まとなる。続いて、以前に、又は同時にア ドレスされる各画素もその保持電圧が消滅されるまでは作動されたままとなる。

アレイは、作動された全ての画素から始めて、各選択された画素ごとに順次保持 電圧を消滅させ、全てのＸとＹの行と列に電圧を加え、そして、次にこのＸとＹ の電圧を消滅させることＫよって逆に動作させることができる。保持電圧の復旧 はアドレスされない画素の未だ影響を受けない状態を保存するに役立つ。この動 作モードは明るい（銀）のフィールドに暗い文字を形成するに、又はアレイの後 ろの照明源から光を発する文字に十分近している。

第１図ないし第３図でおそらく非常に容易にわかると思われるが、隣接の電極区 域間の間隙はフラップの移動の方向に対して斜めである。間隙の山形袖章の形状 により静電力の対称性が得られてフラップ１ｏを歪ませずに巻回状態より伸展さ せることができる。斜めの又は山形袖章の形状（シェブロン−ｃｈｅｖｒｏｎ　 ）によりステータとフラップの電圧印加区域は巻回からの伸展の始まり時に幾分 型なって移動を開始する。なお、フラップ１ｏの別個のＸ電極区域１４の遠い方 の（第３図の右方の）境界を形成する間隙はステータの隣接保持電極区域２２の 遠い方の境界の間隙と一致し、それにより、ステータの別個のＸ電極区域２４の 隣接境界はフラップ１ｏの遠い方の保持電極区域１６の隣接境界と一致するとい うことは注意されるべきである。この幾何学的な配置により、ステークとフラッ プが互いに整合状態に、ちる時、Ｘ電極区域１４とステータの隣接電極区域２２ は最大の静電力のために一線上に並び、そして、ステータのＹηＬ極区域２４が フラップ１０の遠い方の保持電極区域１６と同様に一線上に並ぶことが保証され る。

本発明による画素アレイは容量切り替えアレイとして使用されて表示アレイを制 御するに必要な外部リード線の数を大きな割合で減少させることができる。

ＦＩＧ、６ 国際調査報告 ＡＮＮＥＸ　Ｔｏ　？５　１ＮＴＥＲＮＡＴＩＯＮＡ１．．５ＥＡＲＣＨＰ、Ｅ ＰＯＲＴ　０ＮＵＳ−Ａ−４２６６３３９１２１０Ｓ／８１　ＮｏｎｅＵＳ−Ａ −３３７３４２２Ｎｏｎａ

Claims (28)

【特許請求の範囲】
1. １．複数の電極区域を有するステータ部材、及び一端を前記ステータ部材に関し て固定し、そして、複数の電極区域を有する静電的に吸引可能なフラツプ部材を 有し、 前記フラツプ部材は前記ステータから離れる方向に向かう永久的な機械バイアス を有し、前記ステータの電極区域とこのステータの電極区域に隣接するフラツプ 電極区域との間に電圧を加えた時、前記機械バイアスは前記フラツプに作用する 静電力に打ち勝つには不十分なものである静電作動２進素子。
2. ２．請求の範囲第１項の静電作動２進素子であつて、前記フラツプ部材と前記ス テータ部材の両方の各々の電極区域は前記フラツプの移動方向に対して斜めの間 隙により隣接の電極区域から離されている静電作動２進素子。
3. ３．請求の範囲第２項の静電作動２進素子であつて、前記間隙は山形袖章の形状 を有している静電作動２進素子。
4. ４．複数の電極区域を有するステータ部材、及び一端を前記ステータ部材に関し て固定し、そして、複数の電極区域を有する静電的に吸引可能なフラツプ部材を 有し、 前記フラツプ部材は前記ステータ部材から離れる方向に向かう永久的な機械バイ アスを有し、前記フラツプ部材を前記ステータ部材の上に存在させるために前記 ステータの電極区域と、このステータの電極区域に隣接する前記フラツプの電極 区域との間に電圧を加えた時、前記機械バイアスは前記フラツプに作用する静電 力に打ち勝つには不十分である静電作動２進素子。
5. ５．請求の範囲第４項の静電作動２進素子であつて、前記フラツプ部材の少なく とも１つの間隙が、前記フラツプ部材が作動されて前記ステータ部材の上に存在 する時、前記ステータ部材の間隙と一致する静電作動２進素子。
6. ６．山形袖章の形状の間隙により互いに分離された複数の電極区域を有するステ ータ部材、 前記ステータ部材に関して一端を固定され、そして、山形袖章の形状の間隙によ り互いに分離された複数の電極区域を有する静電的に吸引可能なフラツプ部材を 有し、前記フラツプ部材の少なくとも１つの間隙は前記フラツプ部材が作動され た時に前記ステータ部材の間隙と一致するように配置されており、 前記フラツプ部材は前記ステータ部材から離れる方向に向かう永久的な機械バイ アスを有し、前記フラツプ部材が前記ステータ部材に吸引されてこのステータ部 材の上に存在するようにステータ電極区域とフラツプ電極区域の間に電圧が加え られた時、前記機械バイアスは前記フラツプに作用する静電力に打ち勝つには不 十分である静電作動２進素子。
7. ７．請求の範囲第６項の静電作動２進素子であつて、前記ステータ部材は少なく とも３つの電極区域を有する静電作動２進素子。
8. ８．請求の範囲第６項の静電作動２進素子であつて、前記フラツプ部材は少なく とも３つの電極区域を有する静電作動２進素子。
9. ９．複数の電極区域を有すると共に３つの縁で自由なフラツプ部材、及び 複数のステータ電極区域を有すると共に前記フラツプ部材に関連付けられたステ ータ部材を有し、前記フラツプ部材は前記ステータ部材から離れる方向に向かう 永久的な機械バイアスを有する静電作動２進素子。
10. １０．静電作動２進素子の行列アレイであつてその各２進素子が、 巻回のための永久的な機械バイアスを有すると共に少女くとも第１、第２、第３ のフラツプ電極区域を有する、３つの辺で自由なフラツプ部材、及び 少なくとも第１、第２、第３のステータ電極区域を有すると共に前記フラツプ部 材と整合するステータ部材（このステータ部材から前記フラツプ部材は巻回して 離れる）を有し、 前記フラツプ部材は第１の基板上に形成されてかり、前記ステータ部材は第２の 基板上に形成されており、そして、前記第１と第２の基板は整合状態に重ねられ る静電作動２進素子の行列アレイ。
11. １１．請求の範囲第１０項の静電作動２進素子の行列アレイであつて、前記第２ のステータ電極区域と前記第２のフラツプ電極区域が山形袖章の間隙によりそれ らの隣接する電極区域から分離されている静電作動２進素子の行列アレイ。
12. １２．各々が、複数の電極区域を備えた静電的に吸引可能なフラツプと複数の電 極区域を備えたステータを有する２進素子の行列アレイを製造する方法であつて 、８）前記２進素子の中により分離された直立の真つすぐな壁を含む複数の平行 な溝を基板上に形成し、ｂ）導電性のコーテイングを両面に有する応力のない第 １の重合体の膜に対しその一方の面に第２の重合体の膜を積層しながら、この第 ２の重合体の膜を単軸方向の引つ張り状態に保持し、 ｃ）その積層されたものの前記第２の重合体の膜の露出面を前記溝の壁の頂部に 接着し、 ｄ）段階（ｂ）の前文は段階（ｃ）の何れかで前記第１の重合体の膜の露出面上 における前記導電性のコーテイング内における各素子の場所にそのフラツプのた めの電極区域を形成し、 ｅ）各フラツプの３つの周縁の周りにおいて前記の積層物を切断することにより 前記フラツプを自由にし、 ｆ）前記積層物の露出面に非導電性材料のシートを重ね、そして ｇ）段階（ｆ）の前後の何れかに、前記非導電性材料のシート上における各２進 素子の場所にそのステータのための電極区域を形成する段階を含む２進素子の行 列アレイを製造する方法。
13. １３．請求の範囲第１２項の方法であつて、段階（ａ）で形成された溝は、 １）硬質の基板にホトレジストの重合体化合物を塗布し、 ２）そのホトレジストの重合体化合物を、所望の溝のためのパターンを有するマ スクを介して露光し、３）その露光により不溶性とされなかつた重合体化合物の 部分を溶かし去り、それによつてそのホトレジスト重合体化合物から生じる重合 体の溝の壁を残す段階により形成される２進素子の行列アレイを製造する方法。
14. １４．請求の範囲第１２項の方法であつて、段階（ｂ）の前記第１の重合体の膜 は両面に真空蒸着されたアルミニウム・コーテイングを有するポリエチレンテレ フタラートであり、そして、前記第１の重合体の膜は高められた温度での応力除 去により応力のない状態にされている２進素子の行列アレイを製造する方法。
15. １５．請求の範囲第１２項の方法であつて、段階（ｂ）の前記第２の重合体の膜 はポリエチレンテレフタラートである２進素子の行列アレイを製造する方法。
16. １６．請求の範囲第１２項の方法であつて、段階（ｄ）の電極区域は段階（ｃ） に続いて前記積層物の前記第１の膜の露出面における前記導電性のコーテイング をホトエツチングすることにより形成される２進素子の行列アレイを製造する方 法。
17. １７．請求の範囲第１２項の方法であつて、段階（ｄ）の電極区域は段階（ｂ） の前に導電性のコーテイング・インクでの印刷により形成される２進素子の行列 アレイを製造する方法。
18. １８．請求の範囲第１２項の方法であつて、段階（ｆ）の材料のシートはポリエ チレンテレフタラートの第３の膜である２進素子の行列アレイを製造する方法。
19. １９．請求の範囲第１２項の方法であつて、前記第３の膜は前記積層物の上に重 ねられた面から離れた面の上に透明な導電性のコーテイングを有する２進素子の 行列アレイを製造する方法。
20. ２０．請求の範囲第１９項の方法であつて、前記透明な導電性の膜は段階（ｆ） の後で前記ステータ電極のパターンでホトエツチングされる２進素子の行列アレ イを製造する方法。
21. ２１．請求の範囲第１９項の方法であつて、前記ステータ電極のパターンは段階 （ｆ）の前に印刷により前記透明なコーテイングで形成される２進素子の行列ア レイを製造する方法。
22. ２２．各々が、複数の電極区域を備えた静電的に吸引可能なフラツプと複数の電 極区域を備えたステータを有する２進素子の行列アレイを製造する方法であつて 、ａ）基板上に前記２進素子の幅だけ離された直立の真つすぐな壁を有する複数 の平行な溝を形成し、ｂ）両面にアルミニウムの真空蒸着コーテイングを有する ポリエチレンテレフタラートの応力の無い第１の膜に対しポリエチレンテレフタ ラートの第２の膜を積層しながらこの第２の膜を単軸方向の引つ張り状態に保持 し、 ｃ）その積層物の第２の膜の露出面を前記溝の壁の頂部に接着し、 ｄ）前記積層物の前記第１の膜の露出面の前記アルミニウム・コーテイングをホ トエツチングして前記フラツプの電極区域を形成し、 ｅ）各フラツプの３つの周縁の周りで前記積層物を通る切断により前記フラツプ を自由にし、ｆ）前記積層物の露出面にポリエチレンテレフタラートの第３の膜 を重ね、この第３の膜の露出面に透明な導電性のコーテイングを持たせ、 ｇ）この第３の膜の透明な導電性のコーテイングをホトエツチングして前記ステ ータの電極区域を形成する２進素子の行列アレイを製造する方法。
23. ２３．静電作動２進素子の行列アレイであつて、各２進素子の場所に間隙により 互いに分離された少なくとも３つのステータ電極区域を持つ第１の平坦部材、及 び各２進素子の場所において３つの縁で自由な静電的に吸引可能なフラツプを有 していて前記第１の部材の下に存在する平坦な第２の部材を有し、前記各フラツ プは間隙により互いに分離された少なくとも３つの電極区域を有し、 前記フラツプは前記ステータ部材から離れる方向へ向かう永久的な機械バイアス を有し、前記フラツプを前記ステータ部材へ吸引させるようにステータ電極区域 とこの電極区域に隣接するフラツプ電極区域との間に電圧を加えた時、前記機械 バイアスは前記フラツプに作用する静電力に打ち勝つには不十分である静電作動 ２進素子の行列アレイ。
24. ２４．請求の範囲第２３項の行列アレイであつて、各２進素子のステータ電極区 域間の間隙の少なくとも１つ、及び各フラツプの電極区域間の間隙の少なくとも １つは前記２進素子が作動される時、一致する静電作動２進素子の行列アレイ。
25. ２５．請求の範囲第２３項の行列アレイであつて、隣接のステータ電極区域間の 間隙の全てと隣接のフラツプ電極区域間の間隙の全ては山形袖章の形状である静 電作動２進素子の行列アレイ。
26. ２６．請求の範囲第２３項の行列アレイであつて、各２進素子は、山形袖章の形 状の間隙により分離された第１、第２、第３のステータ電極区域と、山形袖章の 形状の間隙により分離された第１、第２、第３のフラツプ電極区域を有し、 前記第１と第３のステータ電極区域の全ては共に電気接続されており、 前記行列アレイのステータの各列ごとの全ての２進素子の第２のステータ電極区 域は共に且つその列の入力リード線に接続されており、 前記第１と第３のフラツプの電極区域の全ては共に接続されており、 前記行列アレイのフラツプの各行ごとの前記第２のフラツプ電極区域は共に且つ その行の入力リード線に接続されており、 それにより前記行列アレイの選択された２進素子は、前記列の第２の電極区域と 前記選択された素子の行の第２の電極区域との間に電圧が加えられる時に作動さ れる静電作動２進素子の行列アレイ。
27. ２７．複数の電極区域を備えた静電的に吸引可能なフラツプと複数の電極区域を 備えたステータを有し、前記電極区域は前記フラツプの移動方向に直列に配列さ れていて斜めの間隙により分離されており、前記フラツプは前記ステータから離 れる方向へ向かう永久的な機械バイアスを有し、前記フラツプが前記ステータヘ 吸引されるように前記ステータの電極区域とこのステータの電極区域に隣接する 前記フラツプの電極区域の間に電圧を加えた時、前記機械バイアスはその静電力 に打ち勝つには不十分である静電作動２進素子。
28. ２８．各々が別々の電極区域を備えたステータと、別々の電極区域を備えていて 静電的に吸引可能なフラツプとを備えた別々に選択可能な静電作動電気切り替え 装置の行列アレイであつて、 前記ステータは第１、第２、第３の電極区域を有し、この第１と第３の電極区域 は共に電気接続されており、前記行列アレイの列内の前記静電作動電気切り替え 装置の各々の第２のステータ電極区域は共に接続され且つその列の入力リード線 に接続されており、前記フラツプは前記ステータの前記第１の電極区域と一線上 に並ぶように配置された第１の電極区域と、前記ステータの前記第２と第３の電 極区域の両方と一線に並ぶように配置される第２の電極区域を有し、前記行列ア レイの行の各フラツプの第１のフラツプ電極区域は共に且つ行の入力リード線に 接続されており、前記行列アレイの各フラツプの第２のフラツプ電極は出力リー ド線に接続されており、 前記フラツプは前記ステータから離れる方向へ向かう永久的な機械バイアスを有 し、前記行の入力リード線と前記の選択された電気切り替え装置のための列入力 リード線との間に電圧が加えられた時、前記機械バイアスは前記フラツプに作用 する静電力に打ち勝つには不十分である別々に選択可能な静電作動電気切り替え 装置の行列アレイ。