JPS6150376A - 半導体デバイス及びその集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は直接トンネル、ファウラー・ノルドハイムトン
ネル、トラップ準位を介した伝導。

等キャリアが禁制帯内を少なくとも一部通り抜けるで以
後総合的にトンネルという言葉で代表させる。）程薄い
膜厚を有し、かつ、広い禁制帯幅を有する半導体薄膜又
は絶縁性薄膜を介して、導電性の対向領域から上記薄膜
よりは禁制帯幅の小さい半導体へキャリアの注入を行い
、半導体領域表面で電子・正孔対を発生させ、発光およ
び受光とそれに伴う増幅、スイッチ、発振、電圧又は電
流の発生、負性抵抗の発生等の光′を素子及びその複合
機能を行う半導体デバイス及びその集積回路に関するも
のτおる。

従来のｐｎ接合において、一方の領域にキャリアの注入
が効率よく行なわれる条件は、接合を形成するｐｎ両方
の領域について欠陥及びトラソフ准位カニ少ない等の結
晶性が良好でおること、しかも不純物濃度関係が限定さ
れ注入を受ける方の領域の不純物濃度は他方の領域に比
べて一桁以上低いこと等の制限がち）、必ずしもデバイ
ス設計において各部分の抵抗、容量まで含め１考えた場
合の最適な設計が行なわれてはいなｄ−った。また、半
導体表面に直接注入を行なったわ、頁に注入したキャリ
アが半導体表面で電子・正孔対を発生嘔せて、発光した
シ、入射光で前記注入キャリアの注入を促進した夛、更
に少ない領域の数で有用な機能を実現したシ、新し一動
作を行なうデバイスを実現することは困難であった。

本発明はこれら従来の欠点を除去し、新しいデバイスの
提供を目的とする。このために、本発明では薄膜を介し
たキャリアの注入と、注入されたキャリアが半導体表面
で電子・正孔対を発生させることをデバイスの動作原理
として用いる。この薄膜がキャリアの直接トンネルまた
は間接トンネル等バルク材料から予測される量よ）厚さ
が薄いために大きな量のキャリア輸送力可能な程薄く、
しかもキャリア注入を受ける半１導体よりも禁制帯幅が
大きければ、注入を受けする半導体の不純物濃度又は対
向領域からの電ブによって誘起されたキャリア濃度が犬
きくでも薄膜を介した対向領域−半導体領域間で主とし
て輸送されるキャリア（以後主キャリアと称する）の導
電形を半導体のキー？　ＩＪア濃度に関係なく設定でき
る。すなわち、半導体からみた薄膜がより低い材料関係
を選ぶことによって、！突内領域から半導体領域への注
入を効率よ＜　ｄ−ｔうことができる。また、このよう
な材料関係１“用いなくても、この薄膜を輸送されるキ
ャリアが主として単一のキャリアであるような薄膜を選
択するか又は対向領域を薄膜中を輸送したいジャリアの
極性を有する導電形の半導体領域で形成すれば、本発明
の目的を達することができる。このような構成によれば
、薄膜および対向領域は必ずしも結晶性の良好な単結晶
である必要はなく、多結晶でもアモルファスでもよい。

勿論、対向領域は金属電極でもよく、薄膜はＳ、０２等
の絶縁膜でもよい。

１以下、具体例を通して本発明の詳細な説明紀行なう。

一１第１図は本発明の実施例を示し、１００は注入を受
ける半導体領域、１は禁制帯幅の大きい材料の薄膜、１
０は対向領域である。第１図（ｂ）は（α）に断面図を
示したデバイスのバンドダイアグラム例を示し、対向領
域１０と半導体領域の間で主として電子が輸送される場
合を示す。以下の実施例においても薄膜を輸送される主
キャリアを電子と仮定して説明を行なうが、主キャリア
が正孔の場合は注入を受ける半導体および対向領域が半
導体でおる場合は対向領域の導電形を含めてｐｎ関係を
逆にすればよい。

第１図（ａ）に示す断面構造において、薄膜１がトンオ
ル電流を流すけれども対向領域１０の電位を半導体領域
１００に対して半導体領域１００の禁制帯幅Ｅｏの電圧
換算値よりも大きい値（トンイ・ルするキャリアが電子
である場合は負側に）と　　　　１、シ１でも破壊の生
じない程度の妥当な電流を流す程ｉ度の厚さである場合
は、第１図（ｂ）のバンドダイアグラムに示すように対
向領域１０を半導体領域１００の伝導帯よりも禁制帯幅
の電圧換算値分板上にバイアスすると、トン坏ル注入さ
れた電子は高エネルギー状態（ｅ町にあり半導体領域１
００表面近くで電子・正孔対を生成することができる。

生成した正孔は半導体領域１００の表面に集められ、半
導体領域］００がｎ形である場合は表面空乏層幅が小さ
くなるのでますます対向領域１０からの電子の注入が促
され、オン状態となる。

この結果、第１図（ｅ）に示すような電ＩＡｗ制御形の
負性抵抗が得られる。第１図（ｂ）においてノ５ンドダ
イアグラムａは電子・正孔対発生以前の状態を示し、バ
ンドダイアグラムｂは発生した正孔が表面に蓄積されて
同一電流を流すために必要が電圧が少なくてもよいこと
を示す。

第１図の具体例の実験結果の一例を次に述べる。対向領
域１０として金属薄膜−たとえばアルミニウム、薄膜１
とし上絶縁膜−たとえば３０Ａ前後の清浄な５ｉｆｔ膜
、半導体領域として１０１１個／Ｃ’１１”の燐原子を
含むＳｔ単結晶を用いたとき、第１−５９　（ｃ）に示
された負性抵抗特性のブレークオー／（ヨ電圧Ｖ、は一
４Ｖ〜−５Ｖ、保持電圧ｖＨは−３，１〜４３．２ｖ、
保持電流密度（−保持電流ＩＩ／デ・くイモ面積）は約
２μＡ／、、ｌであった。又この実験サンプルの対向領
域を半導体領域に対して−３，２ｖから一４ｖの間にバ
イアスし、発光ダイオード又は約５００ｍＷ　タングス
テンランプの光をノくルス状に入射するとオフ状態から
オン状態に遷移する。この状態はバイアス電圧を保持電
圧ｖｈよりロボルト側に変化させなければ光を取去った
後も持続した。この実験例は本発明によれば、簡単な構
造で光スィッチを実現可能であることを実証している。

半導体領域１００がＧａＡｓ、　Ｇａｐ、　Ｉｎｐ、　
ＧＩＬＸＡＩＩ−ＬＡＳ。

ＧａＡｓｘＰ＋−ｘのような発光性物質の場合は、高エ
ネルギーキャリア（ｅ町がエネルギーを失う時　又電子
・正孔対を発生した場合は正孔が表面で再結合して消滅
する時に発光を得ることができる。

−１のような非発光性の物質でも高エネルギーキャリア
による電子・正孔対の発生Ｆｉ種々のデパ刊スの動作原
理として用いることができる。

−第２図はその具体例の１つで、対向領域１０から注入
された高エネルギーキャリアによって発生した正孔を、
ｎ形半導体領域１００に接して正孔の拡散又はドリフト
による到達距離以内に設けられたｐ形半導体領域１０１
Ｂで集めると、対向領域１０に負バイアスを印加したに
も拘らず領域１０１Ｂからは正電位を取シ出すことがで
きる。要するに受光・発光作用の他に同時に第３図に示
すような特性を有する極性反転をした電源としても用い
ることができる。これは集積回路等において極性の異シ
るバイアスを得るのに好都合である。なお第２図におい
て領域１０１Ｂは一般的には半導体領域１００と整流性
接合を有すればよく、異なるれ料で構成でれることがで
きる。第４図はこの応用の具体例を示す。図に示すよう
に高不純物濃度ｎ影領域１００ｂ上に１０′〜１０１６
のオーダーのｎ影領域１００ａを形成した基板表面中に
ｐチャ坏ル給縁ゲートトランジスタとｐ形ベースを持つ
マルチコレクタのｎｐ！１バイポーラトランジスタを同
時に作シ込むことができるがこの−１つの素子を同一基
板内で同時に動作させるた創には負電源と正電源が必要
となる。ところが」１図に示した本発明の具体例を更に
応用すれば、必要な外部電源は一８類ですますことがで
きる。断面図（α）において、領域１１０　、　１１１
はそれぞれ絶縁ゲートトランジスタのソースおよびトレ
イン傾城を示し、１１２は絶縁ゲートを示し、１１３は
ゲート絶縁膜を示す。領域１０Ｆｉ対向領域、１は薄膜
、ｌ０ＩＢは薄膜ｌをトン坏ル等で通過して来た高エイ
・ルギーキャリアによって値域１００α表面で発生した
少数キャリアを収集する領域であり薄膜ｌと半導体領域
１００ａの接合面から少数キャリアの到達範囲内に設け
られる。、領域１ｎＩＢは領域１００ａの逆導電形の領
慧で、本へ体例ではｐ形である。領域１０４Ａ　、！：
　１０４Ｂは領域１０１Ｂ中に形成された領域１０１Ｂ
、とは逆４電形の領域で、ｎｐｎトランジスタのマルチ
コレクタを形成する。上−記ｎｐｎ　）ランジスタのベ
ースは前述のキャリア収集領域１０１Ｂと共通で、エミ
ッタは基板１（）０α。

１ｑｏｂで形成でれている。同図中、ＣＴ＋１示した部
分は（ｂ）図の等価回路（ＣＴ＋）に示すように対向領
域１０に負バイアスを印加した動作するｎｐｎ　）ラン
ジスタ出力の増幅回路又は論理回路となる。

一方艶と示した部分は、（ｂ）図の等価回路に示すよう
にｐチャネル絶縁ゲートトランジスタであシ、負バイア
スで動作する回路素子として用いることができる。従っ
て、本発明を用いれば、従来両極性の２つの電源が必要
であった集積回路を１つの電源で動作させることができ
るようになる。なお、（ｂ）図の等価回路に訃いて、各
端子に示されている符号Ｆｉ＜ａ）図の電極又は領域か
ら引き出された端子であることを示す。更に第４図でに
高エネルギー電子によって発生した正孔を集め乙領域と
バイボー２トランジスタのべ一２領域とが共通であシ、
本発明の光電素子を含んだ高密度な集積回路が実現され
る。

第４図（α）において点線で示すようにチャネル領域１
０５Ａ、　１０５Ｂを作れば、領域１０１Ｂは俳域（１
００ａ＋１００ｂ）をソース領域、　１０４Ａ、　１０
４Ｂをドレインとする電界効果トランジスタのゲートと
しても犠能し、正孔収集領域と共通に作ることができ欄
。この場合は領域１０１Ｂはｐ形半導体ではなく重も、
整流接合を領域１００１！との間に形成する物質（金属
又は１００ａとヘテ０接合を形成する半導体）でよい。

この集積回路を直結形の論理回路として動作させるため
には、ゲート領域１０１Ｂとソース値域（１００ａ　＋
　１００ｂ　）とが０バイア）ｆもチャネル領域が空乏
しているようなチャネルの不純物濃度７寸法関係が選ば
れる。

第５図は２本発明の他の実施例であシ、第１図における
半導体値域１００を薄膜１を通過する主キャリアと同一
導電形の領域１０２と、それに接し逆導電形の領域１０
１によって構成する。薄ｉｌｌは領域１０１に接して設
ける。このｌｆｒ面得面側４例全第５ リアが電子である場合のバンドダイアグラムを（ｂ）に
示す。領域１０２と対向領３４１ｏの間にバイア１を印
加し　対向領域１０から主キャリアが薄膜・１−１を通
して、半導体領域１０１に注入さ八る方向Ｌヒし；イア
スを増加して行くと、対向領域１００工坏ルキーレペル
と領域１°０１のバンド端の差が領域１０１の禁制帯幅
よりも大きくなると注入された生キャリアにより電子・
正孔対が発生し主キャリアと逆極性のキτリアによって
、領域１０１は領域１０２に対してバンドダイアグラム
（ｂ）で示されるように逆バイアス状態であったものが
充電さｎて行さ、零バイアスに近くなる。これによって
、薄膜１の電界は強められるので、ますます高エネルギ
ーキャリアは注入さ九る。この時、薄［１と領域１０２
にはさｉれた領域１０１の距離が、薄Ｍ１の主キャリア
の拡散又はドリフトによる到達距離以内にあれば、領域
】０】に注入された主キャリア（領域１０１−に訃いて
は少数キャリアである）は１０２に到達し、その結釆、
第５図の構造で一度電子・正孔の発生が行なわれると大
きな電流が対向−領域１０と領域１０２の間に流ｎる。

従って、領域１０１から外部端子を耶り出さなければ光
入力で制御できる電流制御形の負性抵抗又はスイッチ特
性を示す光１！素子を得ることができるし、領域１０１
から端子１０１Ｅを出゛にばこれを上記素子の制御端子
として用いるこ１とができる他、領域１０２をコレクタ
、領域１０１委゛ベース、対向領域１０をエミッタとす
る負性入力インピーダンスを有する発光又はホト）ラン
ジスタを得ることができる。上記の説明で領域１０２は
半導体領域１０１と整流接合を有すればよく異なる材質
でもよい。以上の動作原理の説明は、第４図の素子にも
対向領域１０から高エネルギーキャリアが注入される場
合に適用でき、この場合は領域１０１Ｂはスイッチング
特性の制御端子とも、発光又はホトトランジスタのベー
ス接続端子ともなるベース接続領域が負性入力インピー
ダンスを示し、？ｉ向領領域１０エミッタ、半導体領域
１０２がコレクタとなる。

次に、第５図光電素子を用いた集積回路の例を述べる。

第６図Ｆｉ第５図の素子をメモリセルに用いた場合の具
体例で、（ａ）＃′ｉ断面図（ｂ）は等価〕路、（ｅ＞
　Ｆｉその動作波形を示す。図において領域１１０２は
半導体基板として用いられておシ、領・城）１０２と逆
導電形の領域１０１は絶縁ゲート電界１１トランジスタ
のドレインと共通領域となっている。対向領域１０は配
線１０Ｅを介して抵抗性素子Ｒと接続され、Ｒの他端は
電源電圧ｖｂｔｌに接続されている。絶縁ゲート電界効
果トランジスタ（ＩＧＦＥＴ　＞）絶縁ゲート１１２は
Ｘ線に接続され、ＩＧＦＥＴのソース領域１１０はＹ線
に接続されマトリ７クス上のメモリアレイのＸＹ番地と
して選択されるようになっている。このセルの動作を以
下に説明する。まずＩＧＦＥＴを簡単のためにｐチャネ
ルを仮定する。この場合は薄膜ｌはトンネル可能な薄い
（３０Ａ〜５０Ａ程度）ＳｉＯｚで、全壁ならばタング
ステン等の不純物をドーピングしたもので構成され、　
１０は金属薄膜でもよいし、５ｈｏｚ等の広いバンドギ
ャップのｎ形半導体ならば更に効果を有する。まず、領
域１０１の電位が基板１０２に対して、よりミ原電圧側
にある場合を’１’、！、！り基板電圧側にある場合を
１０′とする。

′Ｏ′書込みはまずＩＧＦＥＴのゲートに適当なる負電
圧を与え、ソースに基板により近い電圧を与えると、領
域１０１もソースの電圧と近い値の電圧に一俸る。領域
１０と薄膜１と領域１０１と領域１０２で構成される大
発明の素子において、対向領域４１と領域１０１との間
に大きな電圧が印加されることになるので、対向領域１
０から注入された高エネルギー主キャリアによる電子・
正孔対の発生が起こシ、以後、高エネルギーキャリアは
Ｒを通してｖＤＤから供給されるので、ゲートの電圧を
オフになるような電位に戻しても状態Ｆｉ持続する。領
域１０１は基板１０２に近い電位の状態に保持される。

１１′書込みの場合はゲート及びソースにｖＤＤに近い
電位を与えると、領域１０１もそれと同様な電位にな夛
、書込み以前に例え高エネルギーキャリアの注入が行な
われていても辿断状跡となシ、以後ＩＧＦＥＴのゲート
の電位をオフ状態に戻しても領域１０１はｖＤゎに近い
電位のままで保持されるＣ領域１０１と１０２の逆バイ
アスによる漏洩電流はＲを通し、ｖｔ、ｔ、から薄膜１
を通簿１て供給されるので、従来のダイナミノクメ１り
のようなりフレノシー動作を必要としない。

１に入射光によ多情報よ＠き込むことができ、プレイ構
成とすれば光像のスタティク記憶及びランダムアクセス
読出しも可能である。半導体領域が発光材料で構成され
ていれば記憶情報の発光表示も可能である。一方、ウェ
ファ占有面積はほぼｌトランジスタ分で可能であるので
、高密度スタティックメモリを得ることができる。

スタンドバイ時の電力を小さくするためにＲは等制約に
高抵抗の素子（または定電流特性を示す素子でちれば、
微小電流素子）を用いるのが通常であるので、高速読出
しにおいては比較的大きな電流を読出すため、いわゆる
破壊読出しとなるので、サイクルタイムが長くなる。こ
れを避けるために抵抗性素子Ｒの代シに第７図に示すよ
うに、ＩＧＦＥＴ　ＱＦＬ　　を対向領域１０とｖｔ、
わの間に直列に挿入することが考えられる。抵抗性素子
Ｒは絶蝕膜上に構成された多結晶Ｓ、薄膜等で小面積に
１集積できたが、この場合はユニットセルが２つのトラ
ンジスタの占有面積を必要とすｂｏしかし、新たに接続
されたＩＧＦＥＴ　ＱＲのゲートを読出しの時により低
抵抗になる方向にノ（１アスすることにより、非破壊読
出しが可能と偽り、高速動作を実現することができる。

なお、］６図において領域１０１をコレクタとするノく
イポーラトランジスタを形成すれば、ノくイポーラトラ
ンジスタを選択用素子とするメモリセルを実現すること
ができる０領域１０１を電界効果トランジスタのドレイ
ン又はソースと共用する力・、バイポーラトランジスタ
のコレクタと共用するかして光伶記憶又は発光により情
報内容のティスプレィ可能々高密度メモリセルを提供−
することかできる。

更に第８図に示すように対向領域１０．７１ＶＩＰ’１
半導体領域】００からなる素子に近接して１個又は多数
の互に近接ししかも＠接同士は絶６された電極及び半導
体領域と整流接合を有する領域１０１Ｄを設け、　ＣＣ
Ｄ動作、直列ＭＤＳ　）ランジスタ動作により、機能デ
バイスを実現することができ石。第８図の構成は例えば
次のような機能を行り。第１に絶縁ゲート１２１　、１
２２・・・】２７が連続Ｌ１７ｔ１つのゲートであると
きは、領域１０１Ｄ　　ｔ：畳込み読み出し線、絶縁ゲ
ートを番地選択線とした光像を記憶するか、発光で記憶
情報を２次元的に表示するメモリアレイのユニットセル
として動作する。第２に絶縁グー）　１２１　、１２２
・・１２７を適宜位相のずれたパルスによって駆動して
ＣＣＤ動作をさせ、対向領域１０と薄膜１と半導体領域
１００で構成される本発明のデバイス部分に発光信号を
り７レフシ一動作なしに発光を記憶させることができる
。また、受光信号領域１０１Ｄまで転送して会合ミ情報
の読出しを行う篩−とができる。第３に上記本発明のデ
バイス部廃に上記ＣＣＤ動作により信号電荷を送シ込み
、規定量だけ電荷が蓄積された時前記本発明のデノ（イ
スがオンになる、すなわち発光することをｆｔｌ用して
信号電荷の個数のカウント、駆動）くルスの分周を行う
ことができる０ 等の種々の有用な機能を実現することができる。

以上の具体例の説明において主キャリアを電子としたが
、正孔とした場合は半導体各領域の４デバイスの場合に
対向領域１０側から効率よく光を取シ出したシ照射した
シするためには対向領域１０は少なくとも半導体領域１
００よりも禁制帯幅の大きい半導体か又は金属の場合で
あれば数１００Ｘ以下の薄い膜厚１で構成されているか
、または不透明な材質でも多数のスリットが設けられた
構成かの光透過性の構造である必要がある。しかし、特
に受光デノ（イスの場合は不透明対向領域周辺からの入
射光でも充分動作することが確められている。

本発明の構成によれば対向領域はもとより、構成要件の
１つでちる半導体領域に対する結晶性、不純物濃度関係
の設計において従来より広範囲の特性のものを用いて良
好力光電素子を実現することができる。特に光［機能と
同時に新秋回路を実現することができるっ

【図面の簡単な説明】

第１図乃至第８図は本発明の実施例を示す。 図中、１は薄膜、１０は対向領域、１００は半導体領域
を示す。 ｊｉフ　１　　（′、２） 第１１ヨ レコ　２　図 ｉｏｏ　　　　　　　　　　　　　占 ７垢・　３　＝ｎ “１ 半４図 （ＣＴ、） 培・５図 〉し乙　　図 Ｊ、　　　　＝＜　− １７′

Claims (1)

1. 【特許請求の範囲】 １）半導体領域と、該半導体領域に対向する対向領域と
   、前記半導体領域より禁制帯幅の大きい物質の薄膜とか
   ら少なくとも構成され、前記薄膜の厚さは対向領域と半
   導体領域間のキャリア輸送が薄膜の禁制帯内を少なくと
   も一部通過する輸送によつて行なわれるように充分薄く
   、前記対向領域から前記半導体領域へ前記半導体領域の
   エネルギーギャップ以上のエネルギーのキャリアを注入
   するためのバイアス手段により前記対向領域から半導体
   領域へのキャリア注入を行ない半導体領域表面で電子正
   孔対を発生させ発光又は受光を行なう光電素子。 ２）特許請求の範囲１）に記載の光電素子において前記
   薄膜は前記対向領域から該薄膜をみたバリアの高さが主
   キャリアに対して低く、前記半導体領域からみた該薄膜
   のバリアの高さが主キャリアと逆極性のキャリアに対し
   て高い材料で構成されて成る光電素子。 ３）特許請求の範囲１）に記載の光電素子において、前
   記薄膜の膜内を輸送されるキャリアが主として単一極性
   のものである光電素子。 ４）特許請求の範囲１）に記載の光電素子において、前
   記対向領域が薄膜の主キャリアの極性と同一極性の導電
   型を有する半導体領域である光電素子。 ５）特許請求の範囲１）に記載の光電素子において、前
   記半導体領域は薄膜との接合面からキャリアが到達でき
   る範囲内に該半導体領域と整流性の接合を有する第２の
   領域を有して成る光電素子。 ６）特許請求の範囲５）に記載の光電素子において、前
   記対向領域をエミッタ、前記半導体領域をベース、前記
   第２の領域をコレクタとし、バイポーラトランジスタと
   して動作させる光電素子。 ７）特許請求の範囲５）に記載の光電素子において、前
   記対向領域に対向する前記半導体領域表面に反転層ない
   し空乏層を形成し、前記対向領域をエミッタ、前記反転
   層ないし空乏層をベース、前記半導体領域をコレクタ、
   前記第２の領域をベース接続領域とし、バイポーラトラ
   ンジスタとして動作させる光電素子。 ８）特許請求の範囲５）に記載の光電素子において、前
   記第２の領域は、前記半導体領域に対して前記対向領域
   に与えられた電圧と逆符号の電圧を発生するか、前記対
   向領域から流入する電流に対して逆方向の電流を流すも
   のである電源用光電素子。 ９）特許請求の範囲５）に記載の光電素子において、前
   記半導体領域を、前記対向領域と前記第２の領域との間
   のスイッチング特性を制御する領域として用いるスイッ
   チング光電素子。 １０）特許請求の範囲５）に記載の光電素子において、
   前記第２の領域を、前記対向領域と前記半導体領域との
   間のスイッチング特性を制御する領域として用いるスイ
   ッチング光電素子。 １１）特許請求の範囲１）に記載の光電素子において、
   該対向領域に絶縁された状態で近接し、かつ前記半導体
   領域上に絶縁膜を介して設けられた絶縁ゲートと、該絶
   縁ゲート下に一部重なつて設けられ、かつ前記半導体領
   域と整流性接 合を有する第３の領域を有することを特徴とする半導体
   集積回路。 １２）特許請求の範囲１１）に記載の半導体集積回路に
   おいて、前記絶縁ゲートは、隣接部分で互いに絶縁され
   た複数個の絶縁ゲート部分から成る半導体集積回路。