JPS6150404B2 - - Google Patents
Info
- Publication number
- JPS6150404B2 JPS6150404B2 JP53063908A JP6390878A JPS6150404B2 JP S6150404 B2 JPS6150404 B2 JP S6150404B2 JP 53063908 A JP53063908 A JP 53063908A JP 6390878 A JP6390878 A JP 6390878A JP S6150404 B2 JPS6150404 B2 JP S6150404B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- clip
- black
- input
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude
- H03G11/002—Limiting amplitude; Limiting rate of change of amplitude without controlling loop
Landscapes
- Picture Signal Circuits (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【発明の詳細な説明】
本発明はテレビジヨンカメラなどに用いられる
ブラツククリツプ回路に関するものである。
ブラツククリツプ回路に関するものである。
第１図は従来のブラツククリツプ回路を示す回
路図である。同図において、INは入力端子、TR1
はそのベースが入力端子INに接続し、そのコレ
クタが正電源＋ＶCCに接続し、そのエミツタが負
荷抵抗R3を介して負電源―ＶEEに接続する入力
トランジスタ、R1およびR2は直列に接続し、一
方の端子が正電源＋ＶCCに接続し、他方の端子が
アースに接続する抵抗、TR2はそのベースが抵抗
R1とR2の接続点に接続し、そのコレクタが正電
源＋ＶCCに接続し、そのエミツタが入力トランジ
スタTR1のエミツタに接続するクリツプ用トラン
ジスタ、OUTは入力トランジスタTR1のエミツ
タ、クリツプ用トランジスタTR2のエミツタおよ
び抵抗R3の一方の端子にそれぞれ接続する出力
端子である。
路図である。同図において、INは入力端子、TR1
はそのベースが入力端子INに接続し、そのコレ
クタが正電源＋ＶCCに接続し、そのエミツタが負
荷抵抗R3を介して負電源―ＶEEに接続する入力
トランジスタ、R1およびR2は直列に接続し、一
方の端子が正電源＋ＶCCに接続し、他方の端子が
アースに接続する抵抗、TR2はそのベースが抵抗
R1とR2の接続点に接続し、そのコレクタが正電
源＋ＶCCに接続し、そのエミツタが入力トランジ
スタTR1のエミツタに接続するクリツプ用トラン
ジスタ、OUTは入力トランジスタTR1のエミツ
タ、クリツプ用トランジスタTR2のエミツタおよ
び抵抗R3の一方の端子にそれぞれ接続する出力
端子である。
次に、上記構成に係るブラツククリツプ回路の
動作について説明する。
動作について説明する。
まず、入力端子INに第２図ａに示す一定電位
にクランプされた入力信号が入力すると、入力ト
ランジスタTR1が動作し、負荷抵抗R3の両端には
出力電圧が生ずる。この出力電圧の波形はクリツ
プ用トランジスタTR2があるため、第２図ａに点
線で示すクリツプ電位より低レベルの部分では入
力トランジスタTR1がカツトオフになるため、ク
リツプされる。このため、出力端子OUTには第
２図ｂに点線で示すような出力信号を必要とする
が、実際に得られる出力電圧の波形は入力トラン
ジスタTR1のベースーエミツタ特性のため、クリ
ツプ点付近で圧縮され、第２図ｂに実線で示す出
力電圧が得られる。
にクランプされた入力信号が入力すると、入力ト
ランジスタTR1が動作し、負荷抵抗R3の両端には
出力電圧が生ずる。この出力電圧の波形はクリツ
プ用トランジスタTR2があるため、第２図ａに点
線で示すクリツプ電位より低レベルの部分では入
力トランジスタTR1がカツトオフになるため、ク
リツプされる。このため、出力端子OUTには第
２図ｂに点線で示すような出力信号を必要とする
が、実際に得られる出力電圧の波形は入力トラン
ジスタTR1のベースーエミツタ特性のため、クリ
ツプ点付近で圧縮され、第２図ｂに実線で示す出
力電圧が得られる。
このように、従来のブラツククリツプ回路では
第２図ｂに実線で示すようにクリツプ点付近で圧
縮された出力電圧となる。このため、画質面から
みると暗部の階調特性が損なわれ、黒づまりとな
る欠点があつた。
第２図ｂに実線で示すようにクリツプ点付近で圧
縮された出力電圧となる。このため、画質面から
みると暗部の階調特性が損なわれ、黒づまりとな
る欠点があつた。
したがつて、本発明の目的は黒づまりをなくし
て、正しい階調特性を得られることができるブラ
ツククリツプ回路を提供するものである。
て、正しい階調特性を得られることができるブラ
ツククリツプ回路を提供するものである。
このような目的を達成するため、本発明はクリ
ツプ用トランジスタのコレクタからクリツプされ
た出力を取り出し、その出力の一部を入力トラン
ジスタのベースに帰還して、ブラツククリツプの
切れをシヤープにするものであり、以下実施例を
用いて詳細に説明する。
ツプ用トランジスタのコレクタからクリツプされ
た出力を取り出し、その出力の一部を入力トラン
ジスタのベースに帰還して、ブラツククリツプの
切れをシヤープにするものであり、以下実施例を
用いて詳細に説明する。
第３図は本発明に係るブラツククリツプ回路の
一実施例を示す回路図である。同図において、
R4はクリツプ用トランジスタTR2のコレクタと正
電源＋ＶCCの間に接続した負荷抵抗、R5はクリ
ツプ用トランジスタTR2のコレクタとエミツタフ
オロワ回路を構成する入力トランジスタTR1のベ
ースとの間に接続し、クリツプ用トランジスタ
TR2のコレクタからクリツプされた出力を取り出
し、その出力の一部を入力トランジスタTR1のベ
ースに帰還する帰還抵抗である。
一実施例を示す回路図である。同図において、
R4はクリツプ用トランジスタTR2のコレクタと正
電源＋ＶCCの間に接続した負荷抵抗、R5はクリ
ツプ用トランジスタTR2のコレクタとエミツタフ
オロワ回路を構成する入力トランジスタTR1のベ
ースとの間に接続し、クリツプ用トランジスタ
TR2のコレクタからクリツプされた出力を取り出
し、その出力の一部を入力トランジスタTR1のベ
ースに帰還する帰還抵抗である。
次に上記構成に係るブラツククリツプ回路の動
作について説明する。
作について説明する。
まず、一定電位にクランプされた入力信号（第
２図ａ参照）を入力端子INに印加すると、入力
トランジスタTR1が動作し、負荷抵抗R3の両端、
すなわち、出力端子OUTには第４図に示すよう
にブラツククリツプの切れがシヤープな出力が得
られる。
２図ａ参照）を入力端子INに印加すると、入力
トランジスタTR1が動作し、負荷抵抗R3の両端、
すなわち、出力端子OUTには第４図に示すよう
にブラツククリツプの切れがシヤープな出力が得
られる。
これは第２図ａに示すクリツプ電位以下の信号
は入力トランジスタTR1がカツトオフになつてい
る領域ではクリツプ用トランジスタTR2へ流れ込
んでいるため、負荷抵抗R4の両端にはカツトオ
フ部の電圧波形が得られる。この電圧を帰還抵抗
R5を通して入力トランジスタTR1のベースへ帰還
する。このため、入力トランジスタTR1で生ずる
黒づまり部分と帰還する部分の波形が逆向きにな
り、帰還量（負荷抵抗R4および帰還抵抗R5で決
まる）を適当に選ぶことにより、第４図に示すよ
うな黒づまりのない出力電圧が得られる。
は入力トランジスタTR1がカツトオフになつてい
る領域ではクリツプ用トランジスタTR2へ流れ込
んでいるため、負荷抵抗R4の両端にはカツトオ
フ部の電圧波形が得られる。この電圧を帰還抵抗
R5を通して入力トランジスタTR1のベースへ帰還
する。このため、入力トランジスタTR1で生ずる
黒づまり部分と帰還する部分の波形が逆向きにな
り、帰還量（負荷抵抗R4および帰還抵抗R5で決
まる）を適当に選ぶことにより、第４図に示すよ
うな黒づまりのない出力電圧が得られる。
なお、以上はNPNトランジスタを用いて説明
したがPNPトランジスタを用いても同様にできる
ことはもちろんである。
したがPNPトランジスタを用いても同様にできる
ことはもちろんである。
以上、詳細に説明したように、本発明に係るブ
ラツククリツプ回路によれば黒づまりがなく、正
しい階調特性を得るこができ、特に、黒づまりが
問題となるサチコンを使用したテレシネカメラな
どの画質改善に大きな効果がある。
ラツククリツプ回路によれば黒づまりがなく、正
しい階調特性を得るこができ、特に、黒づまりが
問題となるサチコンを使用したテレシネカメラな
どの画質改善に大きな効果がある。
第１図は従来のブラツククリツプ回路を示す回
路図、第２図ａおよび第２図ｂはそれぞれ第１図
の入力信号波形および出力信号波形を示す図、第
３図は本発明に係るブラツククリツプ回路の一実
施例を示す回路図、第４図は第３図の出力信号波
形を示す図である。 IN……入力端子、TR1……入力トランジスタ、
R1およびR2……抵抗、R3……負荷抵抗、TR2…
…クリツプ用トランジスタ、R4……入力トラン
ジスタの負荷抵抗、R5……帰還抵抗。
路図、第２図ａおよび第２図ｂはそれぞれ第１図
の入力信号波形および出力信号波形を示す図、第
３図は本発明に係るブラツククリツプ回路の一実
施例を示す回路図、第４図は第３図の出力信号波
形を示す図である。 IN……入力端子、TR1……入力トランジスタ、
R1およびR2……抵抗、R3……負荷抵抗、TR2…
…クリツプ用トランジスタ、R4……入力トラン
ジスタの負荷抵抗、R5……帰還抵抗。
Claims (1)
- １ エミツタフオロワ回路を構成する第１のトラ
ンジスタと、このトランジスタとエミツタを共通
にしベースにバイアス電圧が印加されコレクタに
負荷抵抗の接続された第２のトランジスタと、第
２のトランジスタのコレクタから第１のトランジ
スタのベースに接続された抵抗とからなり、バイ
アス電圧および各抵抗の抵抗値は入力信号が所望
のクリツプ電圧を越えたとき第２のトランジスタ
をカツトオフ状態となるように設定することを特
徴とするブラツククリツプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6390878A JPS54158144A (en) | 1978-05-30 | 1978-05-30 | Black clipping circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6390878A JPS54158144A (en) | 1978-05-30 | 1978-05-30 | Black clipping circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54158144A JPS54158144A (en) | 1979-12-13 |
| JPS6150404B2 true JPS6150404B2 (ja) | 1986-11-04 |
Family
ID=13242890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6390878A Granted JPS54158144A (en) | 1978-05-30 | 1978-05-30 | Black clipping circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54158144A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS592487A (ja) * | 1982-06-28 | 1984-01-09 | Toshiba Corp | リニアクリツプ回路 |
| JPS6190312U (ja) * | 1984-11-20 | 1986-06-12 |
-
1978
- 1978-05-30 JP JP6390878A patent/JPS54158144A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54158144A (en) | 1979-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6150404B2 (ja) | ||
| JPS584509B2 (ja) | 増幅回路 | |
| US4277703A (en) | Monostable multivibrator circuit with clamped non-saturating common emitter amplifier in feedback path | |
| US4760450A (en) | Limiter circuit for preventing blooming in a video display terminal | |
| JPS6216796Y2 (ja) | ||
| JPS6342595Y2 (ja) | ||
| US4203056A (en) | Vertical deflection circuit | |
| US3950672A (en) | Circuit for producing correctly timed vertical blanking pulses from a vertical sweep circuit | |
| JP2759226B2 (ja) | 基準電圧発生回路 | |
| JPS6314491Y2 (ja) | ||
| JPS6019378Y2 (ja) | 映像信号伝送用クリップ回路 | |
| JPS5579512A (en) | Muting circuit | |
| JP2914145B2 (ja) | パルス出力回路 | |
| JP2501568Y2 (ja) | 受像機 | |
| JP2844796B2 (ja) | 増幅回路 | |
| JP2592638Y2 (ja) | 出力振幅制限回路 | |
| KR850000772Y1 (ko) | 수직편향회로 | |
| JPH0419881Y2 (ja) | ||
| JPH0537549Y2 (ja) | ||
| JPS6120186B2 (ja) | ||
| JPS641783Y2 (ja) | ||
| JPS5842992B2 (ja) | 偏向回路 | |
| JPS6342620Y2 (ja) | ||
| KR800001233B1 (ko) | 베이스 클립회로 | |
| JPS6342763Y2 (ja) |