JPS615347A - プログラム計算機 - Google Patents
プログラム計算機Info
- Publication number
- JPS615347A JPS615347A JP59126762A JP12676284A JPS615347A JP S615347 A JPS615347 A JP S615347A JP 59126762 A JP59126762 A JP 59126762A JP 12676284 A JP12676284 A JP 12676284A JP S615347 A JPS615347 A JP S615347A
- Authority
- JP
- Japan
- Prior art keywords
- program
- programs
- merge
- register
- line numbers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Devices For Executing Special Programs (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は、例えばポケットコンピュータ等の、複数のプ
ログラムのマージを行うプログラム計算機に関するもの
である。
ログラムのマージを行うプログラム計算機に関するもの
である。
〈従来技術〉
一般に、プログラム計算機においては複数のプログラム
を用いて、所定の処理を行うことがあり、その場合、プ
ログラムをマージして前記処理の実行を行っている。
を用いて、所定の処理を行うことがあり、その場合、プ
ログラムをマージして前記処理の実行を行っている。
しかしながら、従来の方式では、あるプログラムと該プ
ログラムにマージしたプログラムはマージされた後も別
々のプログラムであり、ラインナンバー（文番号）の指
定でプログラムジャンプすることやプログラムの修正等
もある特定のプログラムについてしか行えなかった。
ログラムにマージしたプログラムはマージされた後も別
々のプログラムであり、ラインナンバー（文番号）の指
定でプログラムジャンプすることやプログラムの修正等
もある特定のプログラムについてしか行えなかった。
〈発明の目的〉
本発明は上記の事項に鑑み、プログラムのラインナンバ
ーの順序を揃えることによって、マージ後は一本のプロ
グラムとして扱える様にすることが可能なプログラム計
算機を提供することを目的とする。
ーの順序を揃えることによって、マージ後は一本のプロ
グラムとして扱える様にすることが可能なプログラム計
算機を提供することを目的とする。
〈実施例〉
以下、本発明の構成を図面を参照しつつ述べる。
第１図は本発明の実施例に係るプログラム計算機のブロ
ック構成図である。
ック構成図である。
同図において、１は液晶表示素子（ＬＣＤ ）より成る
表示部であり、表示制御部（ＤＳＣ）２によって該表示
部１における文字表示又はシンボルセグメントの点灯が
制御される。
表示部であり、表示制御部（ＤＳＣ）２によって該表示
部１における文字表示又はシンボルセグメントの点灯が
制御される。
３はキー人力部（ＫＥＹ）であり、入出力ボート（Ｉｌ
ｏ ＰＯＲＴ）４よりキーストローブ信号が入力され、
キーリターン信号がマイクロプロセッサユニツＩ−（Ｍ
ＰＵ）’５へ出力される。
ｏ ＰＯＲＴ）４よりキーストローブ信号が入力され、
キーリターン信号がマイクロプロセッサユニツＩ−（Ｍ
ＰＵ）’５へ出力される。
６ａ 、６ｂはリード・ライト・メモリ（ＲＡＭ）であ
り、各種レジスタやフラッグ、バッファとして使用され
、又、プログラム等が記憶される。
り、各種レジスタやフラッグ、バッファとして使用され
、又、プログラム等が記憶される。
７、ａ、７ｂはリード・オンリ・メモリ（ＲＯＭ）であ
り、プログラムを実行するインタープリタや、その他の
制御用プログラムが予め記憶されている。
り、プログラムを実行するインタープリタや、その他の
制御用プログラムが予め記憶されている。
８は上記以外のリード・ライト・メモリやリード・オン
リ・メモリをモジュールとして接続するためのコネクタ
ーである。
リ・メモリをモジュールとして接続するためのコネクタ
ーである。
以上のメモリーバアドレスバスＡＢ 、データバスＤ
Ｂ及び制御用バスＣＢに接続される。
Ｂ及び制御用バスＣＢに接続される。
前記入出力ボート４は、前記アドレスバスＡＢ。
データバスＤＢ及び制御用バスＣＢ＆？：接続され、マ
イクロプロセッサユニット５に対してインターフェイス
を行う。又、９はブザー音発音体（ＢＵＺ）であり、駆
動回路（ＤＲ）１．０によって駆動されるａｌｌＩｉ時
計回路（ＣＬＯＣＫ）である。該入出力ボート４はこれ
らの入出力装置に対して信号の入出力を行うわけで、前
記発音体駆動回路１０に対して駆動信号を出力し、前記
時計回路１１に対して時刻データの入出力を行う。
イクロプロセッサユニット５に対してインターフェイス
を行う。又、９はブザー音発音体（ＢＵＺ）であり、駆
動回路（ＤＲ）１．０によって駆動されるａｌｌＩｉ時
計回路（ＣＬＯＣＫ）である。該入出力ボート４はこれ
らの入出力装置に対して信号の入出力を行うわけで、前
記発音体駆動回路１０に対して駆動信号を出力し、前記
時計回路１１に対して時刻データの入出力を行う。
１２は外部にデータレコードやプリンタ、パソコン等の
入出力装置や拡張メモリを接続するためのコネクタであ
る。
入出力装置や拡張メモリを接続するためのコネクタであ
る。
なお、前記マイクロプロセッサユニット５は前記制御部
２へ同期信号ＨＡと表示のオン／オフ信号ＤＩＳＰを出
力し、又、前記表示部１ヘパツクプレ一ト信号Ｈｏ〜１
４を出力する。該制御部２は該表示部１の各セグメント
に対応した表示用メモリを内蔵しており、各ビットが対
応している。つまり、表示パターンに対応したビットパ
ターンを上記表示用メモリに書き込むことにより、表示
部１において、所望の文字やシンボルの表示が行なわれ
る。
２へ同期信号ＨＡと表示のオン／オフ信号ＤＩＳＰを出
力し、又、前記表示部１ヘパツクプレ一ト信号Ｈｏ〜１
４を出力する。該制御部２は該表示部１の各セグメント
に対応した表示用メモリを内蔵しており、各ビットが対
応している。つまり、表示パターンに対応したビットパ
ターンを上記表示用メモリに書き込むことにより、表示
部１において、所望の文字やシンボルの表示が行なわれ
る。
次に、マージしたプログラムのラインナンバーが、もと
もと記憶されているプログラムのラインナンバーと連続
している場合、−家のプログラムとなる原理を説明する
。
もと記憶されているプログラムのラインナンバーと連続
している場合、−家のプログラムとなる原理を説明する
。
ここで、もともと記憶されているプロ゛−ダラムをＴＥ
ＸＴ、マージするプログラムをＭＥＲＧＥとする。
ＸＴ、マージするプログラムをＭＥＲＧＥとする。
プログラムを一本化するために、ＴＥＸＴの最後のライ
ンのラインナンバーとＭＥＲＧＥの最初のラインのライ
ンナンバーの大小比較を行う。
ンのラインナンバーとＭＥＲＧＥの最初のラインのライ
ンナンバーの大小比較を行う。
上記の実行処理を第２図に示すフローチャートで解説す
る。
る。
マージ（ＭＥＲＧＥ ）命令があると（ｎ＋ ステップ
）、（ＭＥＲＧＥの先頭アドレスを記憶しているレジス
タＭＲＧＴＸＴを２バイトのカウンタＳＭＬに転送する
（ｎｚステップ）。なお、ＴＥＸＴの先頭アドレスはレ
ジスタＴＸＴに記憶されており、マージする前はＴＸＴ
＝ＭＲＧＴＸＴである。
）、（ＭＥＲＧＥの先頭アドレスを記憶しているレジス
タＭＲＧＴＸＴを２バイトのカウンタＳＭＬに転送する
（ｎｚステップ）。なお、ＴＥＸＴの先頭アドレスはレ
ジスタＴＸＴに記憶されており、マージする前はＴＸＴ
＝ＭＲＧＴＸＴである。
続いて、カセットテープ等に記憶されているプログラム
をマージする（ｎ３ステツプ）。マージ後、両プログラ
ムは第３図に示すフォーマットでＲＡＭ上に記憶され、
レジスタＭＲＧＴＸＴはＭＥＲＧＥの先頭アドレス（Ｒ
ＡＭのデータのＦＦＨである。なお、前記Ｈは１６進数
を意味する。以下同様）を記憶している。
をマージする（ｎ３ステツプ）。マージ後、両プログラ
ムは第３図に示すフォーマットでＲＡＭ上に記憶され、
レジスタＭＲＧＴＸＴはＭＥＲＧＥの先頭アドレス（Ｒ
ＡＭのデータのＦＦＨである。なお、前記Ｈは１６進数
を意味する。以下同様）を記憶している。
そして、ＭＥＲＧＥの先頭ラインのラインナンバー（Ｒ
ＡＭ上で２バイトの１６進数で記憶している。）を２バ
イトのレジスタＬＮＯ１にロードする（ｎ４ステツプ）
。さらに、カウンタｓＭＬの内容を２バイトのポインタ
ＳＸにロードしくｎ５ステツプ）、カウントアツプを行
った（ｎｇステップ）後、該ポインタＳＸで示されるア
ドレスの内容をレジスタＸ１にロードする（ｎ７ステツ
プ）。
ＡＭ上で２バイトの１６進数で記憶している。）を２バ
イトのレジスタＬＮＯ１にロードする（ｎ４ステツプ）
。さらに、カウンタｓＭＬの内容を２バイトのポインタ
ＳＸにロードしくｎ５ステツプ）、カウントアツプを行
った（ｎｇステップ）後、該ポインタＳＸで示されるア
ドレスの内容をレジスタＸ１にロードする（ｎ７ステツ
プ）。
ここで、レジスタＸＩＨマージしたプログラムの先頭ラ
インのラインナンバーのＨ側の情報ヲ表わし、該レジス
タＸ１がＦＦＨならばプログラムの終了コードであり、
以下の処理を行なわず終了する（ｎｓステップ）。
インのラインナンバーのＨ側の情報ヲ表わし、該レジス
タＸ１がＦＦＨならばプログラムの終了コードであり、
以下の処理を行なわず終了する（ｎｓステップ）。
しかし、Ｘ１〜Ｆ’Ｆの場合（ｎｓステップ）はＳＸ＋
１−８Ｘ の処理を行い（ｎｓステップ）、前記ポインターＳＸで
示されるアドレスのデータをレジスタＸ２にロードする
（ｎｘｏステップ）。この時、該レジスタＸ２はライン
ナンバーのＬ側の情報を表わしている。よって、レジス
タＸｌＸ２の２ノくイトでラインナンバーが表わせて、
この情報を２／くイトのレジスタＬ Ｎ Ｏ’ ２にロ
ードする（ｎ１１ステツプ）。
１−８Ｘ の処理を行い（ｎｓステップ）、前記ポインターＳＸで
示されるアドレスのデータをレジスタＸ２にロードする
（ｎｘｏステップ）。この時、該レジスタＸ２はライン
ナンバーのＬ側の情報を表わしている。よって、レジス
タＸｌＸ２の２ノくイトでラインナンバーが表わせて、
この情報を２／くイトのレジスタＬ Ｎ Ｏ’ ２にロ
ードする（ｎ１１ステツプ）。
ここで、前記レジスタＬＮＯ１と前記レジスタＬＮＯ２
の大小比較を行う（ｎｔｚステップ）。
の大小比較を行う（ｎｔｚステップ）。
もし、
ＬＮＯ２≧ＬＮＯ１
ならば、ＴＥＸＴのラインナンノく−がＭＥＲＧＥのラ
インナンバーより大きいことになり、プログラムを一本
化できないので処理を終了する。
インナンバーより大きいことになり、プログラムを一本
化できないので処理を終了する。
もし、
ＬＮＯ２＜ＬＮＯｌ
ならば、ＴＥＸＴのラインナンノく−よりＭＥＲＧＥの
ラインナンバーの方が大きいことであり、プロｌラムを
一本化できる可能性がある。ただし、Ｔ’ＥＸＴの最後
のラインのラインナンバーと比較したことにはならない
ので続いて以下の処理を行う。
ラインナンバーの方が大きいことであり、プロｌラムを
一本化できる可能性がある。ただし、Ｔ’ＥＸＴの最後
のラインのラインナンバーと比較したことにはならない
ので続いて以下の処理を行う。
プログラムの１ラインの構成は第４図の様になっており
、１ラインは終了コード即ちＥＮＴＥＲコードで区切ら
れている。そこで、ＥＮＴＥＲコードのサーチを行う（
ｎ１３ステツプ）。すると、前記ポインタＳＸはＥＮＴ
ＥＲコードのアドレスを示すわけで、Ｅ’ＮＴＥＲコー
ドのサーチ後、再び、 ｓｘ＋１−ｓｘ の処理を行い’ｎ１４ステップ）、１バイトデータをレ
ジスターＸにロードする（ｎｌｓズテップ）。
、１ラインは終了コード即ちＥＮＴＥＲコードで区切ら
れている。そこで、ＥＮＴＥＲコードのサーチを行う（
ｎ１３ステツプ）。すると、前記ポインタＳＸはＥＮＴ
ＥＲコードのアドレスを示すわけで、Ｅ’ＮＴＥＲコー
ドのサーチ後、再び、 ｓｘ＋１−ｓｘ の処理を行い’ｎ１４ステップ）、１バイトデータをレ
ジスターＸにロードする（ｎｌｓズテップ）。
該ロードされたレジスターＸの内容は次に続くラインナ
ンバーのＨ側情報か若し、くけＴＥＸＴの終了コニドＦ
Ｆ）Ｉ）かである○ もし、Ｘ〜ＦＦＨならば（ｎ１６ステツプ）、比較すべ
きＴＥ、ＸＴのラインナンバーがあることで
ゝありｎｌｏステップにフィードバックして上記
処理を反覆する。
ンバーのＨ側情報か若し、くけＴＥＸＴの終了コニドＦ
Ｆ）Ｉ）かである○ もし、Ｘ〜ＦＦＨならば（ｎ１６ステツプ）、比較すべ
きＴＥ、ＸＴのラインナンバーがあることで
ゝありｎｌｏステップにフィードバックして上記
処理を反覆する。
逆に、もし、Ｘ＝ＦＦＨならば（ｎｘａステップ）ＴＥ
ＸＴのラインナンバーを全て比較し、プログラムを一本
化するために、ＭＥＲＧＥの先頭に記憶しているコード
ＦＦＨをカットしくｎ１７ステツプ）、ＴＥＸＴとＭＥ
ＲＧＥを一本化する。その後、カウンタＳＭＬをレジス
タＭＲＧＴＸＴに転送しくｎｌｓステップ）、プログラ
ムの一本化の統合処理を完了する。
ＸＴのラインナンバーを全て比較し、プログラムを一本
化するために、ＭＥＲＧＥの先頭に記憶しているコード
ＦＦＨをカットしくｎ１７ステツプ）、ＴＥＸＴとＭＥ
ＲＧＥを一本化する。その後、カウンタＳＭＬをレジス
タＭＲＧＴＸＴに転送しくｎｌｓステップ）、プログラ
ムの一本化の統合処理を完了する。
次に、メモリーに既に記憶されているプログラムに対し
て複数の既にマージされたプログラムをみマージプログ
ラムとして選択する処理につき述べる。
て複数の既にマージされたプログラムをみマージプログ
ラムとして選択する処理につき述べる。
これをＲＡＭ上に記憶されたフォーマットで示せば第５
図及び第６図の通りとなる。即ち、第５図の如く、プロ
グラムＡにプログラムＢをマージする。よって、該プロ
グラムＢがマージプログラムＭとなる。そして、第６図
の如く、プログラムＣに該プログラムＡ及びプログラム
Ｂをマージし一本化する。すると、マージされたのはプ
ログラムＡとプログラムＢであるが、最後に存在するプ
ログラムＢをサーチし、マージプログラムＭとするので
ある。
図及び第６図の通りとなる。即ち、第５図の如く、プロ
グラムＡにプログラムＢをマージする。よって、該プロ
グラムＢがマージプログラムＭとなる。そして、第６図
の如く、プログラムＣに該プログラムＡ及びプログラム
Ｂをマージし一本化する。すると、マージされたのはプ
ログラムＡとプログラムＢであるが、最後に存在するプ
ログラムＢをサーチし、マージプログラムＭとするので
ある。
上記の実行処理を第７図に示すフローチャートで解説す
る。
る。
゛ 前記した通りの処理を行らた後、プ′ログラムＣの
先頭アドレスをぶインターＳＸに記憶させる（ｎ；ステ
ップ）。そして、１ラインの終了コード即ちｇＮＴｇｇ
コードのサーチを行う（ｎｚステップ）。なお、該ポイ
ンターＳＸは順次カウントアツプされ（ｎ３ステツプ）
、ＥＮＴＥＲコードが存在するアドレスを示している。
先頭アドレスをぶインターＳＸに記憶させる（ｎ；ステ
ップ）。そして、１ラインの終了コード即ちｇＮＴｇｇ
コードのサーチを行う（ｎｚステップ）。なお、該ポイ
ンターＳＸは順次カウントアツプされ（ｎ３ステツプ）
、ＥＮＴＥＲコードが存在するアドレスを示している。
続いて、
ＳＸ＋１−８Ｘ
の処理を行い、ポインターＳＸで示されるアドレスの内
容をレジスターＸにロードする（ｒｚステップ）。
容をレジスターＸにロードする（ｒｚステップ）。
ここで、該レジスターＸの判別を行い、Ｘ←ＦＦＨなら
ば（ｎｓ ステップ）プログラムＣが存在するわけで、
ｎ２ステツプにフィードバックして上記の操作を反覆す
る。逆に、Ｘ＝ＦＦならば（ｎ５ステツプ）プログラム
Ｃが終了したことであり、このときポインターＳＸの内
容がプログラムＢの終了アドレスと一致するか否かの判
定を行う（ｎ６ステツプ）。もし、ポインターＳＸの内
容がプログラムＢの終了アドレスと一致した場合はレジ
スタＭＲＧＴＸＴの内容がマージプログラムの先頭アド
レスとなる。逆に、ポインターＳＸの内容がプログラム
Ｂの終了アドレスと一致しない場合は、該ポインターＳ
Ｘの内容即ちプログラムＡの先頭アドレスをレジスター
ＭＲＧＴＸＴに転送する（ｎｙステップ）。そして、ｎ
２ステツプにフィードバックし、上述の処理を反覆する
。
ば（ｎｓ ステップ）プログラムＣが存在するわけで、
ｎ２ステツプにフィードバックして上記の操作を反覆す
る。逆に、Ｘ＝ＦＦならば（ｎ５ステツプ）プログラム
Ｃが終了したことであり、このときポインターＳＸの内
容がプログラムＢの終了アドレスと一致するか否かの判
定を行う（ｎ６ステツプ）。もし、ポインターＳＸの内
容がプログラムＢの終了アドレスと一致した場合はレジ
スタＭＲＧＴＸＴの内容がマージプログラムの先頭アド
レスとなる。逆に、ポインターＳＸの内容がプログラム
Ｂの終了アドレスと一致しない場合は、該ポインターＳ
Ｘの内容即ちプログラムＡの先頭アドレスをレジスター
ＭＲＧＴＸＴに転送する（ｎｙステップ）。そして、ｎ
２ステツプにフィードバックし、上述の処理を反覆する
。
その結果、最終的にプログラムＢがマージプログラムと
して取り扱われる。つまり、プログラムＢの先頭アドレ
スがレジスターＭＲＧＴＸＴに記憶される。従って、以
降はプログラムＢについてのみプログラムの修正が可能
となる。
して取り扱われる。つまり、プログラムＢの先頭アドレ
スがレジスターＭＲＧＴＸＴに記憶される。従って、以
降はプログラムＢについてのみプログラムの修正が可能
となる。
く効 果〉
以上の様に本発明によれば、プログラムをライン及びラ
インナンバーとして記憶するプログラム計算機において
、メモリに既に記憶されているプログラムに対して別の
プログラムをマージした場合、前記両プログラムのライ
ンナンバーの大小関係を比較し該両プログラムのライン
ナンバーの順序が揃っていると判別されると、両プログ
ラムを統合化するようにしたから、複数のプログラムが
マージ後、一本のプログラムとして取り扱え、ソフト開
発上極めて便利である。
インナンバーとして記憶するプログラム計算機において
、メモリに既に記憶されているプログラムに対して別の
プログラムをマージした場合、前記両プログラムのライ
ンナンバーの大小関係を比較し該両プログラムのライン
ナンバーの順序が揃っていると判別されると、両プログ
ラムを統合化するようにしたから、複数のプログラムが
マージ後、一本のプログラムとして取り扱え、ソフト開
発上極めて便利である。
第１図は本発明の実施例に係るプログラム計算機のブロ
ック構成図、第２図は前記プログラム計算機の処理フロ
ーチャート図、第３図は前記プログラム計算機のＲＡＭ
上のプログラム記憶のフォーマットを示す図、第４図は
前記プログラム計算機のプログラムのライン構成を示す
図、第５図及び第６図はＲＡＭ上のプログラム記憶のフ
ォーマットを示す図、第７図は前記プログラム計算機の
処理フローチャート図である。 第５図 第６図 第７図
ック構成図、第２図は前記プログラム計算機の処理フロ
ーチャート図、第３図は前記プログラム計算機のＲＡＭ
上のプログラム記憶のフォーマットを示す図、第４図は
前記プログラム計算機のプログラムのライン構成を示す
図、第５図及び第６図はＲＡＭ上のプログラム記憶のフ
ォーマットを示す図、第７図は前記プログラム計算機の
処理フローチャート図である。 第５図 第６図 第７図
Claims (1)
- 【特許請求の範囲】 １、プログラムをライン及びラインナンバーとして記憶
するプログラム計算機であって、 メモリーに既に記憶されているプログラムに対して別の
プログラムをマージした場合、前記両プログラムのライ
ンナンバーの大小関係を比較し、該両プログラムのライ
ンナンバーの順序が揃っていると判別されると、両プロ
グラムを統合化するようにしたことを特徴とするプログ
ラム計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59126762A JPS615347A (ja) | 1984-06-18 | 1984-06-18 | プログラム計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59126762A JPS615347A (ja) | 1984-06-18 | 1984-06-18 | プログラム計算機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS615347A true JPS615347A (ja) | 1986-01-11 |
Family
ID=14943291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59126762A Pending JPS615347A (ja) | 1984-06-18 | 1984-06-18 | プログラム計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS615347A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63183655U (ja) * | 1987-05-18 | 1988-11-25 |
-
1984
- 1984-06-18 JP JP59126762A patent/JPS615347A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63183655U (ja) * | 1987-05-18 | 1988-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5121501A (en) | First processor inserting hooks into software and sending unique identifications to output bus and second processor associating data frames and time with these unique identifications | |
| JPS6299893A (ja) | 電子式キヤツシユレジスタ | |
| EP0043416A2 (en) | Storage addressing control apparatus | |
| JPS615347A (ja) | プログラム計算機 | |
| JPS61123959A (ja) | 着脱自在なメモリモジユ−ルを有する電子機器 | |
| US5828859A (en) | Method and apparatus for setting the status mode of a central processing unit | |
| JPS60186928A (ja) | 小型電子計算機の表示方法 | |
| US4780825A (en) | Text compiling device | |
| JPS60191355A (ja) | 電子式計算機 | |
| JPS63226764A (ja) | 高速浮動小数点演算システム | |
| JPS6316079Y2 (ja) | ||
| JPH0319578B2 (ja) | ||
| JPH11126200A (ja) | ベクトル処理装置 | |
| JPH064331A (ja) | １０進チェック回路 | |
| JP3216325B2 (ja) | マイクロプロセッサ | |
| KR880009300A (ko) | 연산 처리 장치 | |
| JPH023219B2 (ja) | ||
| JPS61198279A (ja) | カ−ソル表示方式 | |
| JPS62290964A (ja) | 文書処理装置 | |
| JPS6032189A (ja) | メモリへのデ−タ記憶方法 | |
| JPS6225346A (ja) | 電子ジヤ−ナルフアイル構成方式 | |
| JPH01128132A (ja) | 電子計算機 | |
| JPH05298178A (ja) | 半導体集積回路 | |
| JPS6250854B2 (ja) | ||
| JPS6294891A (ja) | 表示装置 |