JPS6154257B2 - - Google Patents
Info
- Publication number
- JPS6154257B2 JPS6154257B2 JP54154562A JP15456279A JPS6154257B2 JP S6154257 B2 JPS6154257 B2 JP S6154257B2 JP 54154562 A JP54154562 A JP 54154562A JP 15456279 A JP15456279 A JP 15456279A JP S6154257 B2 JPS6154257 B2 JP S6154257B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- sio
- semiconductor substrate
- oxide film
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に係り、特にシ
リコン半導体基板の選択酸化膜形成法に関するも
のである。
リコン半導体基板の選択酸化膜形成法に関するも
のである。
シリコン基板を用いた半導体装置では基板上に
例えばSiO2よりなる絶縁膜を介して設けた例え
ばAlよりなる配線が基板との間に無視できない
容量を持つてデバイス特性に悪影響を及ぼす。こ
れを防止するため、配線部分の基板表面を厚く酸
化して配線と基板との間に介在する絶縁膜の膜厚
を大にし、その絶縁膜（SiO2）の誘電率εが小さ
いことを相俟つて前記容量を減少させる選択酸化
が行なわれる。
例えばSiO2よりなる絶縁膜を介して設けた例え
ばAlよりなる配線が基板との間に無視できない
容量を持つてデバイス特性に悪影響を及ぼす。こ
れを防止するため、配線部分の基板表面を厚く酸
化して配線と基板との間に介在する絶縁膜の膜厚
を大にし、その絶縁膜（SiO2）の誘電率εが小さ
いことを相俟つて前記容量を減少させる選択酸化
が行なわれる。
これは集積回路でも、あるいは微細加工を施し
たダイオード、トランジスタ単体でも同じであ
る。この選択酸化は一般には第１図に示すように
シリコン基板１に熱酸化により酸化膜（SiO2）２
を1000Å程度の膜厚に、さらにCVD法により窒
化膜（Si3N4）３を2000Å程度の膜厚にそれぞれ成
長させる。次に第２図に示すようにフオトレジス
タを塗布し、フオトリソグラフイによりパターニ
ングしてフオトレジスト膜４を形成し、これをマ
スクとして窒化膜３をエツチングし、かつレジス
ト膜４は剥離して第３図の状態とする。次にこの
状態で、熱酸化法を用いて、前記シリコン基板表
面の窒化膜３がエツチングされた部分を酸化す
る。該熱酸化法として、従来、常圧1100℃前後の
高温で加熱酸化する方法、又は５気圧程度の高圧
下で900℃前後の低温加熱酸化する方法が行なわ
れている。しかし高温熱酸化法では既に形成され
た素子の不純物拡散領域が拡大し、接合形成部が
設計値通りに形成されなくなる問題がある。
たダイオード、トランジスタ単体でも同じであ
る。この選択酸化は一般には第１図に示すように
シリコン基板１に熱酸化により酸化膜（SiO2）２
を1000Å程度の膜厚に、さらにCVD法により窒
化膜（Si3N4）３を2000Å程度の膜厚にそれぞれ成
長させる。次に第２図に示すようにフオトレジス
タを塗布し、フオトリソグラフイによりパターニ
ングしてフオトレジスト膜４を形成し、これをマ
スクとして窒化膜３をエツチングし、かつレジス
ト膜４は剥離して第３図の状態とする。次にこの
状態で、熱酸化法を用いて、前記シリコン基板表
面の窒化膜３がエツチングされた部分を酸化す
る。該熱酸化法として、従来、常圧1100℃前後の
高温で加熱酸化する方法、又は５気圧程度の高圧
下で900℃前後の低温加熱酸化する方法が行なわ
れている。しかし高温熱酸化法では既に形成され
た素子の不純物拡散領域が拡大し、接合形成部が
設計値通りに形成されなくなる問題がある。
またこのような熱酸化法により、シリコン基板
表面が酸化されて酸化膜（SiO2）が形成される
時、酸化による膨張で酸化膜（SiO2）は基板内へ
約55％食い込み基板上へ約45％盛上つて形成され
る。その結果第４図に示すように基板１の表面に
は酸化膜（SiO2）５が厚く盛上つて形成され、ま
た窒化膜（Si3N4）３の下部の素子形成領域として
残しておきたい基板部分１Ａの周辺へも酸化が進
行して素子形成領域の面積が小になつてしまう。
表面が酸化されて酸化膜（SiO2）が形成される
時、酸化による膨張で酸化膜（SiO2）は基板内へ
約55％食い込み基板上へ約45％盛上つて形成され
る。その結果第４図に示すように基板１の表面に
は酸化膜（SiO2）５が厚く盛上つて形成され、ま
た窒化膜（Si3N4）３の下部の素子形成領域として
残しておきたい基板部分１Ａの周辺へも酸化が進
行して素子形成領域の面積が小になつてしまう。
また別の従来の選択酸化の方法として、前述の
従来例で酸化膜（SiO2）5が盛上つて形成され表面
が平担でなくなるのを防ぐために、第５図に示す
ように、その盛上り分だけ予め窒化膜（Si3N4）３
周囲のシリコン基板１の表面をエツチングしたの
ち、熱酸化を行なう方法がある。しかしこの場合
も第６図に示すように、形成された酸化膜
（SiO2）５は酸化膜（Si3N4）３の周辺部においてバ
ードヘツドと称される盛上り部５Ａとバードビー
クと称される染込み部５Ｂが形成されてしまう。
バードヘツド５Ａが形成される理由は、第５図の
エツチング面６Ａ及び６Ｂが前述した如く同時に
盛上つてその結果表面上へ盛り上つてしまうから
である。またバードビーク５Ｂが形成される理由
は、エツチング面６Ｂが酸化されることと、その
他、酸化膜（Si3N4）３と基板１との間の酸化膜２
の有無、窒化膜（Si3N4）３の密着状態等が考えら
れる。そしてこのように酸化膜（SiO2）５が形成
されることで、素子形成領域１Ａに歪みが加えら
れ、キヤリアのモビリテイが低下するという問題
がある。
従来例で酸化膜（SiO2）5が盛上つて形成され表面
が平担でなくなるのを防ぐために、第５図に示す
ように、その盛上り分だけ予め窒化膜（Si3N4）３
周囲のシリコン基板１の表面をエツチングしたの
ち、熱酸化を行なう方法がある。しかしこの場合
も第６図に示すように、形成された酸化膜
（SiO2）５は酸化膜（Si3N4）３の周辺部においてバ
ードヘツドと称される盛上り部５Ａとバードビー
クと称される染込み部５Ｂが形成されてしまう。
バードヘツド５Ａが形成される理由は、第５図の
エツチング面６Ａ及び６Ｂが前述した如く同時に
盛上つてその結果表面上へ盛り上つてしまうから
である。またバードビーク５Ｂが形成される理由
は、エツチング面６Ｂが酸化されることと、その
他、酸化膜（Si3N4）３と基板１との間の酸化膜２
の有無、窒化膜（Si3N4）３の密着状態等が考えら
れる。そしてこのように酸化膜（SiO2）５が形成
されることで、素子形成領域１Ａに歪みが加えら
れ、キヤリアのモビリテイが低下するという問題
がある。
以上説明した様に、バードヘツドやバードビー
クを伴つた酸化膜（SiO2）が形成されるのは、高
密度を目標にした微細パターンの半導体装置にお
いて特に重大な欠点になる。
クを伴つた酸化膜（SiO2）が形成されるのは、高
密度を目標にした微細パターンの半導体装置にお
いて特に重大な欠点になる。
本発明は上記従来の欠点を除去し、シリコン基
板表面に選択酸化によりバードヘツドやバードビ
ークのない酸化膜（SiO2）を形成する方法を提供
することを目的とするものである。
板表面に選択酸化によりバードヘツドやバードビ
ークのない酸化膜（SiO2）を形成する方法を提供
することを目的とするものである。
この目的は本発明によれば、半導体基板の素子
形成領域の表面にエツチングマスクとなる被膜
を、該被膜の周縁部で膜厚が外側方向に漸次薄く
なるよう被着形成し、該被膜をマスクにして前記
半導体基板を等方エツチングして前記素子形成領
域以外の部分に凹部を形成し、該被膜をマスクに
したイオン注入により該凹部に周縁部は浅く、周
縁部以外の部分は深く高濃度不純物領域を形成
し、前記被膜を除去したのち半導体基板を熱酸化
して、前記半導体基板の酸化膜を選択的に形成す
ることを特徴とする半導体装置の製造方法を提供
することにより達成される。
形成領域の表面にエツチングマスクとなる被膜
を、該被膜の周縁部で膜厚が外側方向に漸次薄く
なるよう被着形成し、該被膜をマスクにして前記
半導体基板を等方エツチングして前記素子形成領
域以外の部分に凹部を形成し、該被膜をマスクに
したイオン注入により該凹部に周縁部は浅く、周
縁部以外の部分は深く高濃度不純物領域を形成
し、前記被膜を除去したのち半導体基板を熱酸化
して、前記半導体基板の酸化膜を選択的に形成す
ることを特徴とする半導体装置の製造方法を提供
することにより達成される。
以下本発明の一実施例について図面に従つて詳
細に説明する。
細に説明する。
まず第７図のように比抵抗50ΩcmのＰ型
（100）シリコン半導体基板１１の表面に例えば酸
化膜（SiO2）よりなるエツチングマスクとなる被
膜１２を約5000Å成長させ、その上にフオトレジ
スト膜１３を約１μの厚さに塗布し、そのフオト
レジスト膜１３にフオトリソグラフイを適用して
素子形成領域１１Ａにフオトレジスト膜１３を残
す。
（100）シリコン半導体基板１１の表面に例えば酸
化膜（SiO2）よりなるエツチングマスクとなる被
膜１２を約5000Å成長させ、その上にフオトレジ
スト膜１３を約１μの厚さに塗布し、そのフオト
レジスト膜１３にフオトリソグラフイを適用して
素子形成領域１１Ａにフオトレジスト膜１３を残
す。
次にフオトレジスト膜１３をマスクにして
SiO2の被膜１２をエツチングして素子形成領域
１１Ａ以外の部分（フイールド領域）に窓開きを
する。その際第８図に示すように素子形成領域１
１Ａ部に残つたSiO2の被膜１２の周縁部１２Ａ
に外側方向に漸次膜厚が薄くなるようテーパーを
設ける。
SiO2の被膜１２をエツチングして素子形成領域
１１Ａ以外の部分（フイールド領域）に窓開きを
する。その際第８図に示すように素子形成領域１
１Ａ部に残つたSiO2の被膜１２の周縁部１２Ａ
に外側方向に漸次膜厚が薄くなるようテーパーを
設ける。
この方法については周知の技術より数種の方法
が考えられる。第１の方法として、SiO2の被膜
１２の全面にF+，Ar+等の不純物イオンをイオン
注入により注入して、SiO2の被膜１２の表面付
近は高濃度に、深い部分は低濃度にしておく。そ
してフオトレジスト膜１３をマスクにしてこの
SiO2の被膜１２をウエツトエツチングすれば、
不純物濃度の違いによりSiO2の被膜１２の表面
部はエツチング速度が速く深い部分は遅いため、
周縁部１２Ａにテーパーを設けることができる。
が考えられる。第１の方法として、SiO2の被膜
１２の全面にF+，Ar+等の不純物イオンをイオン
注入により注入して、SiO2の被膜１２の表面付
近は高濃度に、深い部分は低濃度にしておく。そ
してフオトレジスト膜１３をマスクにしてこの
SiO2の被膜１２をウエツトエツチングすれば、
不純物濃度の違いによりSiO2の被膜１２の表面
部はエツチング速度が速く深い部分は遅いため、
周縁部１２Ａにテーパーを設けることができる。
第２の方法として、SiO2の被膜１２とフオト
レジスト膜１３との接着を弱くしておいて、
SiO2の被膜１２をエツチングする際、エツチン
グ液が接着面に入り込んで周縁部１２Ａの表面が
エツチングされてテーパーを設けることができ
る。
レジスト膜１３との接着を弱くしておいて、
SiO2の被膜１２をエツチングする際、エツチン
グ液が接着面に入り込んで周縁部１２Ａの表面が
エツチングされてテーパーを設けることができ
る。
第３の方法として、単にSiO2の被膜１２を等
方エツチングすることによりテーパーを設けるこ
とができる。
方エツチングすることによりテーパーを設けるこ
とができる。
第４の方法として、被膜１２にPSG（Phospho
Silicate Glass）を使用し、このPSGの被膜１２
をエツチングした後、熱処理を施こしてPSGの被
膜１２の周縁部１２Ａをメルトしてテーパーを設
けることができる。この方法の場合、熱処理を施
こした時PSGのP+イオンがシリコン基板１１へ
拡散するのを防ぐために、PSGの被膜１２とシリ
コン基板１１との間にSiO2等のP+イオンが移動
できない薄膜を介在させなければならない。
Silicate Glass）を使用し、このPSGの被膜１２
をエツチングした後、熱処理を施こしてPSGの被
膜１２の周縁部１２Ａをメルトしてテーパーを設
けることができる。この方法の場合、熱処理を施
こした時PSGのP+イオンがシリコン基板１１へ
拡散するのを防ぐために、PSGの被膜１２とシリ
コン基板１１との間にSiO2等のP+イオンが移動
できない薄膜を介在させなければならない。
以上の様に第８図に示すようにSiO2の被膜１
２をエツチングした後、そのSiO2の被膜１２を
マスクにしてシリコン基板１１に周知の技術で約
3000Åの等方エツチングを施こしてやる。その結
果第９図に示すように、素子形成領域１１Ａ以外
の部分（フイールド領域）に凹部１４が形成さ
れ、しかも凹部１４の周縁部１４Ａはエツチング
の深さがテーパー状になる。そしてSiO2の被膜
１２の周縁部１２Ａはオーバーハングの状態にな
る。
２をエツチングした後、そのSiO2の被膜１２を
マスクにしてシリコン基板１１に周知の技術で約
3000Åの等方エツチングを施こしてやる。その結
果第９図に示すように、素子形成領域１１Ａ以外
の部分（フイールド領域）に凹部１４が形成さ
れ、しかも凹部１４の周縁部１４Ａはエツチング
の深さがテーパー状になる。そしてSiO2の被膜
１２の周縁部１２Ａはオーバーハングの状態にな
る。
次にフオトレジスト膜１３を除去した後、の被
膜１２をマスクにして、まずB+イオンを深さ
3000Åに、濃度１×1014cm-2で、続いてAs+イオ
ンを濃度２×1016cm-2で、例えば深さ2000Åと
1000Åに２回イオン注入する。その結果第１０図
のように、B+イオンの注入によりＰ型のチヤネ
ルカツト領域１５が形成される。そしてそのチヤ
ネルカツト領域１５の上に、厚さ約2000ÅのAs+
イオンによる高濃度不純物領域１６が形成され
る。
膜１２をマスクにして、まずB+イオンを深さ
3000Åに、濃度１×1014cm-2で、続いてAs+イオ
ンを濃度２×1016cm-2で、例えば深さ2000Åと
1000Åに２回イオン注入する。その結果第１０図
のように、B+イオンの注入によりＰ型のチヤネ
ルカツト領域１５が形成される。そしてそのチヤ
ネルカツト領域１５の上に、厚さ約2000ÅのAs+
イオンによる高濃度不純物領域１６が形成され
る。
上述のように深さ2000Åと1000Åに２回イオン
注入するのは、高濃度不純物領域１６のAs+イオ
ンの濃度を均一にするためである。
注入するのは、高濃度不純物領域１６のAs+イオ
ンの濃度を均一にするためである。
なおこの時、凹部１４に設けられた高濃度不純
物領域１６は、SiO2の被膜１２の周縁部１２Ａ
のオーバーハング状のマスクにより注入される
As+イオンのパワーが弱まり、凹部１４の周縁部
１４Ａの部分では高濃度不純物領域１６が外側方
向に漸次浅くなつている。
物領域１６は、SiO2の被膜１２の周縁部１２Ａ
のオーバーハング状のマスクにより注入される
As+イオンのパワーが弱まり、凹部１４の周縁部
１４Ａの部分では高濃度不純物領域１６が外側方
向に漸次浅くなつている。
そして、次にSiO2の被膜１２を除去した後、
第１１図の状態のシリコン基板１１の表面を湿潤
酸素雰囲気中で、約850℃の熱酸化を行なう。こ
の熱酸化によると、高濃度不純物領域１６が低濃
度不純物領域である素子形成領域１１Ａにくらべ
て酸化の差が非常に大きい（約８対１の割合）た
め、高濃度不純物領域１６が主に酸化され、素子
形成領域１１Ａはほとんど酸化されない。
第１１図の状態のシリコン基板１１の表面を湿潤
酸素雰囲気中で、約850℃の熱酸化を行なう。こ
の熱酸化によると、高濃度不純物領域１６が低濃
度不純物領域である素子形成領域１１Ａにくらべ
て酸化の差が非常に大きい（約８対１の割合）た
め、高濃度不純物領域１６が主に酸化され、素子
形成領域１１Ａはほとんど酸化されない。
このような原理で選択的に酸化膜（SiO2）が形
成される。なおこの熱酸化は常圧より高圧のほう
が前記の酸化の差が大きくなる。
成される。なおこの熱酸化は常圧より高圧のほう
が前記の酸化の差が大きくなる。
そして凹部１４の周縁部１４Ａの部分で、高濃
度不純物領域１６が外側方向に漸次浅くなるよう
形成されているため、周縁部１４Ａの部分の酸化
による体積膨張が漸次小さくなり、第６図の従来
の様にバードヘツド５Ａとバードビーク５Ｂが形
成されないで、第１２図に示すような平担な酸化
膜（SiO2）１７が形成される。
度不純物領域１６が外側方向に漸次浅くなるよう
形成されているため、周縁部１４Ａの部分の酸化
による体積膨張が漸次小さくなり、第６図の従来
の様にバードヘツド５Ａとバードビーク５Ｂが形
成されないで、第１２図に示すような平担な酸化
膜（SiO2）１７が形成される。
本実施例では、形成された酸化膜（SiO2）１７
は、凹部１４では約6000Åに素子形成領域１１Ａ
では約700Åの膜厚になつた。そしてB+イオンに
よるチヤネルカツト領域１５は、前述の熱酸化で
は低温のためあまり拡散されないでそのまま残つ
ている。
は、凹部１４では約6000Åに素子形成領域１１Ａ
では約700Åの膜厚になつた。そしてB+イオンに
よるチヤネルカツト領域１５は、前述の熱酸化で
は低温のためあまり拡散されないでそのまま残つ
ている。
本実施例では、高濃度不純物領域１６を形成す
るのに、As+イオンを注入したが、P+，B+等の
不純物イオンでもよい。ただし不純物濃度の違い
により酸化の反応律速が大きく違うものを選ばな
ければならず、その点でAs+イオンが最適であ
る。
るのに、As+イオンを注入したが、P+，B+等の
不純物イオンでもよい。ただし不純物濃度の違い
により酸化の反応律速が大きく違うものを選ばな
ければならず、その点でAs+イオンが最適であ
る。
上記説明したように本発明によれば、バードヘ
ツドやバードビークを伴なわない平担な酸化膜
（SiO2）を半導体基板表面に選択的に形成するこ
とができ、酸化による体積膨張で素子形成領域が
狭くなつたり歪が加えられてキヤリアのモビリテ
イが低下したりするという問題を解決することが
できる。
ツドやバードビークを伴なわない平担な酸化膜
（SiO2）を半導体基板表面に選択的に形成するこ
とができ、酸化による体積膨張で素子形成領域が
狭くなつたり歪が加えられてキヤリアのモビリテ
イが低下したりするという問題を解決することが
できる。
第１図乃至第６図は従来の選択酸化の方法を説
明するための断面図。第７図乃至第１２図は本発
明の一実施例を説明するための断面図。 図中、１，１１：半導体基板、１Ａ，１１Ａ：
素子形成領域、１２：被膜、１２Ａ：被膜の周縁
部、１３：フオトレジスト膜、１４：凹部、１４
Ａ：凹部の周縁部、１６：高濃度不純物領域、１
７：酸化膜。
明するための断面図。第７図乃至第１２図は本発
明の一実施例を説明するための断面図。 図中、１，１１：半導体基板、１Ａ，１１Ａ：
素子形成領域、１２：被膜、１２Ａ：被膜の周縁
部、１３：フオトレジスト膜、１４：凹部、１４
Ａ：凹部の周縁部、１６：高濃度不純物領域、１
７：酸化膜。
Claims (1)
- １ 半導体基板の素子形成領域の表面にエツチン
グマスクとなる被膜を、該被膜の周縁部で膜厚が
外側方向に漸次薄くなるよう被着形成し、該被膜
をマスクにして前記半導体基板を等方エツチング
して前記素子形成領域以外の部分に凹部を形成
し、該被膜をマスクにしたイオン注入により該凹
部に周縁部は残く、周縁部以外の部分は深く高濃
度不純物領域を形成し、前記被膜を除去したのち
半導体基板を熱酸化して、前記半導体基板の酸化
膜を選択的に形成することを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15456279A JPS5678142A (en) | 1979-11-29 | 1979-11-29 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15456279A JPS5678142A (en) | 1979-11-29 | 1979-11-29 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5678142A JPS5678142A (en) | 1981-06-26 |
| JPS6154257B2 true JPS6154257B2 (ja) | 1986-11-21 |
Family
ID=15586951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15456279A Granted JPS5678142A (en) | 1979-11-29 | 1979-11-29 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5678142A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02297043A (ja) * | 1989-05-12 | 1990-12-07 | Funai Electric Co Ltd | ヘッドシリンダの結露検出装置 |
-
1979
- 1979-11-29 JP JP15456279A patent/JPS5678142A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02297043A (ja) * | 1989-05-12 | 1990-12-07 | Funai Electric Co Ltd | ヘッドシリンダの結露検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5678142A (en) | 1981-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5393693A (en) | "Bird-beak-less" field isolation method | |
| US4755477A (en) | Overhang isolation technology | |
| KR960011861B1 (ko) | 반도체장치의 소자 분리 방법 | |
| US4178191A (en) | Process of making a planar MOS silicon-on-insulating substrate device | |
| US5895252A (en) | Field oxidation by implanted oxygen (FIMOX) | |
| JPS6175540A (ja) | 集積回路の製法 | |
| US5371036A (en) | Locos technology with narrow silicon trench | |
| JPS6154257B2 (ja) | ||
| US6265286B1 (en) | Planarization of LOCOS through recessed reoxidation techniques | |
| US5851901A (en) | Method of manufacturing an isolation region of a semiconductor device with advanced planarization | |
| EP0239384A3 (en) | Process for isolating semiconductor devices on a substrate | |
| CN100414681C (zh) | 制造具有由充满隔离材料的沟槽组成的场隔离区的半导体器件的方法 | |
| JPS63313834A (ja) | 半導体集積回路 | |
| JPS6092666A (ja) | Ｍｉｓトランジスタの製造方法 | |
| JPS60258964A (ja) | 半導体装置の製造方法 | |
| JPS6017929A (ja) | 半導体装置の製造方法 | |
| JP3007134B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2550728B2 (ja) | 半導体装置の製造方法 | |
| JPH0680726B2 (ja) | 半導体装置の製造方法 | |
| KR970009273B1 (ko) | 반도체소자의 필드산화막 제조방법 | |
| JPS59177941A (ja) | 素子分離領域の製造方法 | |
| JPH02232948A (ja) | 半導体装置の製造方法 | |
| JPH01256147A (ja) | 半導体装置の製造方法 | |
| JPH02135756A (ja) | トレンチアイソレーションを有する半導体装置の製造方法 | |
| JPH01136349A (ja) | 半導体装置の素子間分離膜形成方法 |