JPS6154268B2 - - Google Patents
Info
- Publication number
- JPS6154268B2 JPS6154268B2 JP54166014A JP16601479A JPS6154268B2 JP S6154268 B2 JPS6154268 B2 JP S6154268B2 JP 54166014 A JP54166014 A JP 54166014A JP 16601479 A JP16601479 A JP 16601479A JP S6154268 B2 JPS6154268 B2 JP S6154268B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- diaphragm
- semiconductor substrate
- thickness
- diffusion regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/60—Wet etching
- H10P50/64—Wet etching of semiconductor materials
- H10P50/642—Chemical etching
Landscapes
- Pressure Sensors (AREA)
Description
【発明の詳細な説明】
この発明は半導体圧力変換器に用いる半導体ダ
イヤフラムに関するものである。
イヤフラムに関するものである。
半導体圧力変換器は、シリコン・ゲルマニウム
などの半導体結晶に応力を加えることによつて、
ピエゾ抵抗効果によりその電気的抵抗が変化する
のを利用したものであり、一般にこの種の半導体
圧力変換器では、シリコン結晶基板中に選択拡散
技術を用いてゲージ抵抗を形成すると共に、この
ゲージ抵抗形成部の厚さを薄くしてダイヤフラム
にしてあり、外部からの加圧力でダイヤフラムを
変形させ、そのピエゾ抵抗効果によるゲージ抵抗
の抵抗値変化から、加圧力を検出するようにして
いるのである。
などの半導体結晶に応力を加えることによつて、
ピエゾ抵抗効果によりその電気的抵抗が変化する
のを利用したものであり、一般にこの種の半導体
圧力変換器では、シリコン結晶基板中に選択拡散
技術を用いてゲージ抵抗を形成すると共に、この
ゲージ抵抗形成部の厚さを薄くしてダイヤフラム
にしてあり、外部からの加圧力でダイヤフラムを
変形させ、そのピエゾ抵抗効果によるゲージ抵抗
の抵抗値変化から、加圧力を検出するようにして
いるのである。
従つてこのような半導体圧力変換器であつて
は、その特性ならびに再現性を良好にしてバラツ
キを少なくするために、ダイヤフラムを所定の厚
さに精度よく形成することが必要とされる。従
来、このダイヤフラムの厚さ形成には、通常、化
学的エツチング法を適用しているが、この手段で
はエツチング液の温度，組成，撹拌状態などによ
つて、そのエツチング速度が著るしく影響され、
１回エツチングでダイヤフラムを所定の厚さに形
成することができず、エツチングを数回繰り返
し、かつその度毎に厚さを測定するようにして所
期の厚さを得ており、極めて手間のかかるもので
あつた。
は、その特性ならびに再現性を良好にしてバラツ
キを少なくするために、ダイヤフラムを所定の厚
さに精度よく形成することが必要とされる。従
来、このダイヤフラムの厚さ形成には、通常、化
学的エツチング法を適用しているが、この手段で
はエツチング液の温度，組成，撹拌状態などによ
つて、そのエツチング速度が著るしく影響され、
１回エツチングでダイヤフラムを所定の厚さに形
成することができず、エツチングを数回繰り返
し、かつその度毎に厚さを測定するようにして所
期の厚さを得ており、極めて手間のかかるもので
あつた。
この発明は従来のこのような実情に鑑み、ダイ
ヤフラムのエツチングに際して、これが所定の厚
さまでエツチングされたことを検出し得るように
して、エツチングによるダイヤフラムの厚さ設定
を容易にしたものである。
ヤフラムのエツチングに際して、これが所定の厚
さまでエツチングされたことを検出し得るように
して、エツチングによるダイヤフラムの厚さ設定
を容易にしたものである。
以下、この発明方法の一実施例につき、添付図
面を参照して詳細に説明する。
面を参照して詳細に説明する。
第１図ａ，ｂはこの実施例によるダイヤフラム
のエツチング開始時を終了時とを示しており、こ
れらの各図において、１はダイヤフラムとなるｎ
形シリコン半導体基板、２は拡散マスクに用いた
シリコン酸化膜などの表面保護膜、３，５および
４，６は前記ｎ形シリコン半導体基板１に、表面
からの拡散深さが目的とするダイヤフラム厚さと
なるように比較的深く選択拡散させたボロンなど
のｐ形拡散散領域およびそのpn接合であり、こ
の拡散深さは、ボロンなどのデポジシヨン条件お
よびその後のドライブ工程の温度，時間などをき
びしく制御することで、比較的高精度にしかも再
現性，制御性よく設定し得る。また７，８はこの
ｐ形拡散領域３，５に設けられたアルミニウムな
どの電極、９は前記ｎ形シリコン半導体基板１に
形成されたゲージ抵抗となる拡散深さが前記領域
３，５よりも浅いｐ形拡散領域、１０はこられの
各拡散領域３，５，９の直下に開口部を有して形
成されたエツチングマスク、１１，１２，１３は
前記各電極７，８間にリード線１４で直列に接続
された直流電源，電流計，電流調節用の可変低
抗、１５は例えば弗酸，硝酸系あるいはKOH，
NaOHなどのアルカリ系の電解質エツチング液で
ある。
のエツチング開始時を終了時とを示しており、こ
れらの各図において、１はダイヤフラムとなるｎ
形シリコン半導体基板、２は拡散マスクに用いた
シリコン酸化膜などの表面保護膜、３，５および
４，６は前記ｎ形シリコン半導体基板１に、表面
からの拡散深さが目的とするダイヤフラム厚さと
なるように比較的深く選択拡散させたボロンなど
のｐ形拡散散領域およびそのpn接合であり、こ
の拡散深さは、ボロンなどのデポジシヨン条件お
よびその後のドライブ工程の温度，時間などをき
びしく制御することで、比較的高精度にしかも再
現性，制御性よく設定し得る。また７，８はこの
ｐ形拡散領域３，５に設けられたアルミニウムな
どの電極、９は前記ｎ形シリコン半導体基板１に
形成されたゲージ抵抗となる拡散深さが前記領域
３，５よりも浅いｐ形拡散領域、１０はこられの
各拡散領域３，５，９の直下に開口部を有して形
成されたエツチングマスク、１１，１２，１３は
前記各電極７，８間にリード線１４で直列に接続
された直流電源，電流計，電流調節用の可変低
抗、１５は例えば弗酸，硝酸系あるいはKOH，
NaOHなどのアルカリ系の電解質エツチング液で
ある。
ここで第１図ａのように、表面保護膜２および
電極７，８などがエツチング液１５に直接触れな
いようにしてエツチングを開始した時点では、深
いｐ形拡散領域３，５は露出しておらず、これに
図の極性で直流電圧を印加してあるために、領域
３のpn接合４は順方向バイアス、領域５のpn接
合６は逆方向バイアスとなつて、ブロツキングジ
ヤンクシヨンとして働き、pn接合６の逆方向ブ
レークダウン電圧よりも低い印加電圧としておく
ことで電流計１２は振れないままにある。
電極７，８などがエツチング液１５に直接触れな
いようにしてエツチングを開始した時点では、深
いｐ形拡散領域３，５は露出しておらず、これに
図の極性で直流電圧を印加してあるために、領域
３のpn接合４は順方向バイアス、領域５のpn接
合６は逆方向バイアスとなつて、ブロツキングジ
ヤンクシヨンとして働き、pn接合６の逆方向ブ
レークダウン電圧よりも低い印加電圧としておく
ことで電流計１２は振れないままにある。
前記状態でエツチングが進行し、第１図ｂのよ
うに深にｐ形拡散領域３，５が共に露出して電解
質のエツチング液１５に触れると、pn接合４，
６はもはやブロツキングジヤンクシヨンとして働
かず、電流Ａはエツチング液１５を介して容易に
流れ、深いｐ形拡散領域３，５の位置までエツチ
ングが行なわれたことを、電流計１２の振れによ
つて検出できるのである。そしてこのとき、この
ｐ形拡散領域３，５の直下の部分のエツチングと
同時に、ゲージ抵抗であるｐ形拡散領域９の直下
の部分のエツチングも、そのエツチングマスク１
０の開口部形状および面積を同じにしておくこと
で、同速度で同様に行なわれる。従つて前記深い
ｐ形拡散領域３，５の基板表面からの拡散深さ
を、目的とするダイヤフラム厚となるように設定
しておけば、電流計１２の指示によつて、所定位
置までのエツチングがなされて、ゲージ抵抗部分
のダイヤフラムが所定厚さになつたことを検出し
得るのである。
うに深にｐ形拡散領域３，５が共に露出して電解
質のエツチング液１５に触れると、pn接合４，
６はもはやブロツキングジヤンクシヨンとして働
かず、電流Ａはエツチング液１５を介して容易に
流れ、深いｐ形拡散領域３，５の位置までエツチ
ングが行なわれたことを、電流計１２の振れによ
つて検出できるのである。そしてこのとき、この
ｐ形拡散領域３，５の直下の部分のエツチングと
同時に、ゲージ抵抗であるｐ形拡散領域９の直下
の部分のエツチングも、そのエツチングマスク１
０の開口部形状および面積を同じにしておくこと
で、同速度で同様に行なわれる。従つて前記深い
ｐ形拡散領域３，５の基板表面からの拡散深さ
を、目的とするダイヤフラム厚となるように設定
しておけば、電流計１２の指示によつて、所定位
置までのエツチングがなされて、ゲージ抵抗部分
のダイヤフラムが所定厚さになつたことを検出し
得るのである。
なお前記実施例では、説明を判り易くするため
に、ゲージ抵抗を１ケ所にのみ形成した場合につ
いて述べたが、同一の基板中に同時に多数のゲー
ジ抵抗のあるダイヤフラムを形成できることは勿
論であり、また均一性を考慮して、エツチングを
モニタする深いｐ形拡散領域は、なるべく基板中
央部に配するのが望ましい。
に、ゲージ抵抗を１ケ所にのみ形成した場合につ
いて述べたが、同一の基板中に同時に多数のゲー
ジ抵抗のあるダイヤフラムを形成できることは勿
論であり、また均一性を考慮して、エツチングを
モニタする深いｐ形拡散領域は、なるべく基板中
央部に配するのが望ましい。
また第２図は前記実施例でのエツチング装置の
具体例を示しており、エツチング容器１６と保持
治具１７とを用い、前記シリコン半導体基板１の
表面保護膜２側を、耐エツチング性のあるワツク
ス１８により保持治具１７に貼り付け保持させ、
この表面保護膜２および各電極７，８がエツチン
グ液１５に触れないようにし、かつ各リード線１
４にも保護被覆１９を施して、エツチング液１５
をみたした容器１６内に装入し、エツチングの均
一性をよくするために撹拌器２０を配し、この状
態でエツチングするのである。
具体例を示しており、エツチング容器１６と保持
治具１７とを用い、前記シリコン半導体基板１の
表面保護膜２側を、耐エツチング性のあるワツク
ス１８により保持治具１７に貼り付け保持させ、
この表面保護膜２および各電極７，８がエツチン
グ液１５に触れないようにし、かつ各リード線１
４にも保護被覆１９を施して、エツチング液１５
をみたした容器１６内に装入し、エツチングの均
一性をよくするために撹拌器２０を配し、この状
態でエツチングするのである。
以上詳述したようにしてこの発明によるとき
は、ゲージ抵抗を設けた素材半導体基板をエツチ
ングによりダイヤフラムに形成するに際して、エ
ツチング液の温度，組成，撹拌状態などが、たと
えば変化した場合においても、容易に所定厚さの
ダイヤフラムをエツチング形成し得るものであ
り、従つてこの種の半導体圧力変換器に用いる半
導体ダイヤフラムを、高精度でしかも再現性，制
御性よく製造することが可能となり、コストダウ
ンを図り得るなどの特長を有するものである。
は、ゲージ抵抗を設けた素材半導体基板をエツチ
ングによりダイヤフラムに形成するに際して、エ
ツチング液の温度，組成，撹拌状態などが、たと
えば変化した場合においても、容易に所定厚さの
ダイヤフラムをエツチング形成し得るものであ
り、従つてこの種の半導体圧力変換器に用いる半
導体ダイヤフラムを、高精度でしかも再現性，制
御性よく製造することが可能となり、コストダウ
ンを図り得るなどの特長を有するものである。
第１図ａおよびｂはこの発明方法の一実施例を
適用したダイヤフラムのエツチング開始時および
終了時の状態を示す各々断面説明図、第２図は同
上エツチング装置の具体的構成例を示す断面図で
ある。 １……ｎ形シリコン半導体基板、２……表面保
護膜、３，５……深いｐ形拡散領域（モニタ領
域）、４，６……pn接合、７，８……電極、９…
…浅いｐ形拡散領域（ゲージ抵抗領域）、１０…
…エツチングマスク、１５……導電性のあるエツ
チング液。
適用したダイヤフラムのエツチング開始時および
終了時の状態を示す各々断面説明図、第２図は同
上エツチング装置の具体的構成例を示す断面図で
ある。 １……ｎ形シリコン半導体基板、２……表面保
護膜、３，５……深いｐ形拡散領域（モニタ領
域）、４，６……pn接合、７，８……電極、９…
…浅いｐ形拡散領域（ゲージ抵抗領域）、１０…
…エツチングマスク、１５……導電性のあるエツ
チング液。
Claims (1)
- １ 表面側にゲージ抵抗を形成した一方の導電形
の半導体基板を有し、この半導体基板の一部に表
面側から、得ようとするダイヤフラムの厚さに等
しい拡散深さで、他方の導電形の拡散領域を、少
なくとも１組選択的に制御して拡散形成させ、か
つこれらの拡散領域間に電圧を印加した状態で、
前記半導体基板の裏面側より導電性のあるエツチ
ング液でエツチングし、エツチングの進行途上で
の前記各拡散領域の露出に伴なう、これらの各領
域間の通電検出により、エツチングの状態を確認
して、所定厚さのダイヤフラムを得るようにした
ことを特徴とする半導体ダイヤフラムの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16601479A JPS5688372A (en) | 1979-12-19 | 1979-12-19 | Manufacture of semiconductor diaphragm |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16601479A JPS5688372A (en) | 1979-12-19 | 1979-12-19 | Manufacture of semiconductor diaphragm |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5688372A JPS5688372A (en) | 1981-07-17 |
| JPS6154268B2 true JPS6154268B2 (ja) | 1986-11-21 |
Family
ID=15823297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16601479A Granted JPS5688372A (en) | 1979-12-19 | 1979-12-19 | Manufacture of semiconductor diaphragm |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5688372A (ja) |
-
1979
- 1979-12-19 JP JP16601479A patent/JPS5688372A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5688372A (en) | 1981-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3994009A (en) | Stress sensor diaphragms over recessed substrates | |
| JPS6197572A (ja) | 半導体加速度センサの製造方法 | |
| JP3151816B2 (ja) | エッチング方法 | |
| JPS6130038A (ja) | エツチングの方法 | |
| US4131524A (en) | Manufacture of semiconductor devices | |
| JPH10335305A (ja) | 半導体装置の製造方法 | |
| JPS6154268B2 (ja) | ||
| JP2000124465A (ja) | 半導体力学量センサの製造方法 | |
| JP3508547B2 (ja) | Ｓｉウエハのエッチング方法 | |
| JPS63308390A (ja) | 半導体圧力センサの製造方法 | |
| JPS5913377A (ja) | 半導体圧力変換素子の受圧ダイヤフラム形成方法 | |
| JPS5938744B2 (ja) | 圧力−電気変換装置およびその製造方法 | |
| JPH0527971B2 (ja) | ||
| US3512054A (en) | Semiconductive transducer | |
| JP3127448B2 (ja) | エッチング制御方法 | |
| JPS62172731A (ja) | エツチング方法 | |
| JPH0230188A (ja) | 半導体圧力センサの製造方法 | |
| JPH0645617A (ja) | 単結晶薄膜部材の製造方法 | |
| JPS62183189A (ja) | 半導体圧力変換器の製造方法 | |
| JPS6356962A (ja) | 半導体圧力変換器の製造方法 | |
| JPS60154575A (ja) | 半導体圧力検出素子の製造方法 | |
| JP3361553B2 (ja) | 半導体装置の製造方法 | |
| IE33405B1 (en) | Semiconductor wafers sub-dividable into pellets and methods of fabricating same | |
| JPS60211945A (ja) | 薄膜形成の方法 | |
| JP3531519B2 (ja) | シリコンウエハのエッチング方法 |