JPS6154708A - 差動入力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、スイッチとフライングキャパシタを差動増幅
器の入力側に有した差動入力回路に関する。

（従来の技術） 第２図は従来公知のフライングキャパシタ方式の差動入
力回路を示す接続図である。図において、ｅｉは入力信
号、ｅＣＭは入力信＠ｅｉの同相電圧、Ｓｌは入力信号
ｅｉを取り入れる第１のスイッチ、ｃｈは第１のスイッ
チＳ１を介して入力信号ｅｉを受け、これをホールドす
るホールドコンデンサ（フライングキャパシタ）、Ｓ２
は第１のスイッチＳ１とは異なったタイミングでオンと
なる第２のスイッチ、Ｕｌは第２のスイッチＳ２を介し
て、ホールドコンデンサａｈにホールドされていた入力
信号ｅｉを受ける差動増幅器である。

Ｒは抵抗で、差動増幅器Ｕ１の各入力端と大地（コモン
ライン）間に接続されてぃ°る。ＣＩ、Ｃ２はホールド
コンデンサａｈの両端Ａ、Ｂと大地間に存在する浮遊容
量を示している。

このような構成の回路において、第１．第２の各スイッ
チ８１．８２は交互にオン、オフ動作し。

同時にオンとなることはない。ホールドコンデンサＣｈ
は、１１のスイッチＳ１がオンとなるタイミングで入力
信＠ｅｉをホールドし、第２のスイッチＳ２がオンとな
るタイミングで差動増幅器Ｕ１の入力端に入力信号ｅｉ
を伝達する。

ここで、ホールドコンデンサａｈの対地電位は、第１の
スイッチＳ１がオンの時には入力信号ｅｉの同相電位ｅ
ＣＨに、第２のスイッチＳ２がオンの時には、抵ｆｆ１
Ｒの働きによって、−ｅ　ｒ　／　２となる。差動増幅
ＰＪＵ１は、−ｅｉ　／２の同相成分を除去したシング
ルエンドの入力信号ｅｉに等しい信号ｅ、を出力する。

この回路で、同相電圧除去特性（Ｑ　ｏｍｍｏｎＭ　ｏ
ｄｅ　　Ｒｅｊｅｃｔｉｏｎ　　Ｒａｔｉｏ　　ｊＸ下
ＣＭＲＲと略す）は、ホールドコンデンサｃｈの対地電
位の遷移時に決定する。ホールドコンデンサｃｈの対地
電位の変化は、浮遊１！ＦｆｆｉＣ１，Ｃ２に電荷が、
抵抗Ｒを通じて充放電することによって生・する。第１
のスイッチＳ１のオンから、第２のスイッチＳ２がオン
となるタイミングで、ホールドコンデンサＣｈの両端Ａ
、［３点の電位ｅｌ、ｅ２は、それぞれ、大略Ｃ１・Ｒ
，０２・Ｒの時定数で変化する。この時、Ｃ，１・Ｒ−
Ｃ２・Ｒであれば、ホールドコンデンサｃｈでの？ｌＪ
移動が生ずることはなく、良好なＣＭＲＲを得ることが
できる。

（発明が解決しようとする問題点） 従って、それぞれの浮遊容量の関係を、Ｃ１−Ｃ２とず
ればよいが、実際には種々の制約等からＣｌ−０２とす
ることは容易なことではなく、ホールドコンデンサｃｈ
のホールド値ｅｉが変動してＣＭＲＲを大幅に改善する
ことはできなかった。

又、実際の回路においては、第２のスイッチＳ２の後段
に当る０点、Ｄ点にも浮遊容ｆｆ１Ｃ１’。

Ｃ２’が存在する。０点、Ｄ点の電位ｅ、、ｅ。

は、第２のスイッチＳ２がオフの時、大地電位にあり、
オンになると同相電位ｅｃＭに゛なる。このため、ホー
ルドコンデンサｃｈ周辺の浮遊容ｆｆｔｃ１、Ｃ２と、
０点、Ｄ点付近の浮遊容ＤＣ１′。

Ｃ２’の間で瞬時に電荷の移動が生じ、正負の各信号路
の浮遊容量のアンバランス分が、ホールドコンデンサｃ
ｈの電荷変動となる。

本発明はこのような問題点に鑑みてなされたもので、そ
の目的は、各種部品やプリント板パターン間等で形成さ
れる浮遊容量を等価的に無くし、ＣＭＲＲを大幅に改善
することのできる差動入力回路を実現することにある。

（問題点を解決するための手段） このような問題点を解決する本発明は、入力信号を取り
出１゛第１のスイッチと、この第１のスイッチを介して
取り出された入力信号をホールドするホールドコンデン
サと、このホールドコンデンサにホールドされた信号を
前記第１のスイッチとは異なったタイミングで差動増幅
器の入力端に与える第２のスイッチを有した差動入力回
路において、前記ホールドコンデンサにシールドを施し
、このシールドの電位が前記ホールドコンデンサの対地
電位に追従するように制御Ｉｌするシールド電位制御回
路を設けると共に、前記ホールドコンデンサの両端の配
線のみを、前記第１．第２のスイッチ及びシールド電位
制御回路の各配線から分岐させ、且つ両端の配線インピ
ーダンスが等しくなるように配線したことを特徴とする
ものである。

（実施例） 以下、図面を参照し本発明の実施例を詳細に説明する。

第１図は本発明回路の一例を示を接続図である。

この図において、第２図回路の各部分と対応する部分に
は同一符号を付して示し、その説明は省略する。

本実施例においては、ホールドコンデンサｃｈにシール
ドＳ′■を施すと共に、このシールドＳｒの電位がホー
ルドコンデンサｃｈの対地電位に追従するように制御す
るシールド電位制御回路ＳＤを設けたものである。又、
ホールドコンデン１すＣｈの両端の配線を、第１．第２
のスイッチＳ１゜８２及びシールド電位制御回路ＳＤの
各配線（図の中で太線で示す配線）から分岐させ、等し
いインピーダンスｚ１をそれぞれ介して接続する構成と
したものである。

シールド電位制御回路ＳＤは、＋側信号路電位（ホール
ドコンデンサＣｈの一端にインピーダンスＺ１を介して
印加される電位）ｅ＋がゲートに与えられるＦＥＴＱｌ
と、−側信弓路電位（ホールドコンデンサＣｔ＋の他端
にインピーダンスｚ１を介して印加される電位）Ｃ２が
ゲートに与えられるＦＥＴＣ２と、各ＦＥＴＱ１．Ｑ２
に直列に接続された抵抗Ｒ８と、各ＦＥＴと抵抗の直列
回路に定電流を供給するための定電流回路ＣＣとで構成
されている。各ＦＥＴＱ１．Ｑ２のドレイン。

ソース間の抵抗は、＋側信号路の電位ｅｌ＋−側信号路
の電位ｅｚに応じて変化するもので、シールド８１の電
位がホールドコンデンサｃｈの対地電位に追従して制御
される。

シールド３１の電位がホールドコンデンサｃｈの対地電
位に等しく制御されると、浮遊容ｆｉｃ１゜Ｃ２が存在
しても、この浮遊容量を通してホールドコンデンサＣｈ
に出入りする電荷がなくなり、その影響がなくなりて、
ＣＭＲＲを大幅に改善することができる。

又、第１．第２のスイッチ８１．８２．ＦＥＴＱｌ、Ｃ
２及び２つの抵抗Ｒを結ぶ太線で示した配線は、最短距
離で結線され、ホールドコンデンサｃｈの両端配線は、
等しいインピーダンスｚ１を保って、太線で示した配線
から分岐している。

このような構造をとることによって、ホールドコンデン
サｃｈの浮遊容ｆｆ１ｃ１．０２は最も小さいものとな
り、且つこのホールドコンデンサＱｈと直列にインピー
ダンスＺ１を持つ。従って、浮遊容量ｃ１’　、Ｃ２’
の効果による高速の充放電に対して、各インピーダンス
ｚ１によるホールドコンデンサｃｈでの変動の抑制が行
われる。

ここで、シールド電位制御回路ＳＤの各ＦＥＴＱ１．Ｑ
２のゲートを、ホールドコンデンサＣｈの両端に直結す
るような構造も考えられるが、このようにすると、各Ｆ
ＥＴＱ１．Ｑ２のゲート容量によって、ホールドコンデ
ンサＣｈの充放電が促進されることとなって、充分に動
作が追従できなくなる。それ故に、２％−ルドコンデン
サｃｈの両端の配線のみを、太線で示した配線から分岐
させるこが重要となる。

尚、高速充ｔｌＬ雷の時定数は、数ｎｓ〜数十ｎｓの領
域にあり、ホールドコンデンサＱｈの両端の配線長は数
ｃｍで充分な効果を持ち、インピーダンス２１として特
別に抵抗を挿入しなくともよい、、８Ｉ極的にインピー
ダンスｚ１とし゛て、抵抗を挿入接続すれば、配ａ長を
長くする必要がなく、実装効率がよくなる。

（発明の効果） 以上説明したように、本発明によれば、各種部品やプリ
ント板パターン間等で形成される浮遊容量が存在してい
ても、その影響を無くし、ＣＭＲＲを大幅に改善するこ
とのできる差動入力回路を実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す接続図、第２図は従来
回路の接続図である。 ｅｉ・・・入力信号　　　Ｓｌ・・・第１のスイッチＳ
２・・・第２のスイッチ ａｈ・・・ホールドコンデンサ Ｓｌ・・・シールド

Claims (1)

【特許請求の範囲】
1. 入力信号を取り出す第１のスイッチと、この第１のスイ
   ッチを介して取り出された入力信号をホールドするホー
   ルドコンデンサと、このホールドコンデンサにホールド
   された信号を前記第１のスイッチとは異なったタイミン
   グで差動増幅器の入力端に与える第２のスイッチを有し
   た差動入力回路において、前記ホールドコンデンサにシ
   ールドを施し、このシールドの電位が前記ホールドコン
   デンサの対地電位に追従するように制御するシールド電
   位制御回路を設けると共に、前記ホールドコンデンサの
   両端の配線のみを、前記第１、第２のスイッチ及びシー
   ルド電位制御回路の各配線から分岐させ、且つ両端の配
   線インピーダンスが等しくなるように配線したことを特
   徴とする差動入力回路。