JPS6155193B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、ピアノのキー操作をデイジタル信
号としてテープレコーダに記録し、この記録にも
とづいてキーを駆動することによつてピアノを自
動的に演奏させる機能を有するピアノの自動演奏
装置において、押されたキーの強さを検出してそ
の強さを示すデイジタル信号を発生するために設
けられる打鍵強さ検出回路に関する。

ピアノの自動演奏は、キーが押されている間だ
けONになるキースイツチを適当な周期でスキヤ
ニングすることによつて、直列な信号を取出して
これをテープレコーダに記録しておき、これを再
生して得た直列信号を並列信号に変換して、各キ
ー毎に設けられたソレノイドに供給するという動
作で容易に行うことができる。しかしながら演奏
時にキー押す強さは一定ではなく、この強さの変
化が演奏効果に重大な影響を及ぼすので、演奏の
忠実な再現を望む場合には、打鍵強さを検出して
おくことが必要となる。しかしながら多数のキー
について打鍵強さを検出するには多くの困難が伴
う。たとえば、すべてのキーに感圧素子のような
圧力検出手段を設けることは、スペースあるいは
コストの面で不利であるほか、記録するデイジタ
ル信号のビツト数が大幅に増加する。

この発明は、キーの操作を示すキー信号に、押
されたキーの打鍵強さを示す情報を付加するため
の構成の簡略な打鍵強さ検出回路を提供すること
を目的としている。

つぎにこの発明の一実施例について図面を参照
して説明する。第１図において符号１で示すキー
ボードは、多数（一般的には88個）のキーからな
り、各キーをたたくことによつて、通常のピアノ
アクシヨンを駆動し、ハンマーで弦を打つ動作が
行われるようになつている。この機構は通常のピ
アノの機構と同等であるので、その詳細な説明は
省略する。

さらにキーボード１の各キーが押されている間
だけONになるキースイツチを有するスイツチ回
路２が設けられている。一方、バイナリーカウン
タ３の出力で制御されるスキヤンニング回路４
は、各キースイツチの順次にパルスを供給するよ
うに動作する。１または２以上のキーが押されて
これに対応するキースイツチがONになつていた
とすると、このキースイツチだけにパルスが現わ
れることになる。さらに必要に応じて、サステイ
ン・ペダルあるいはソフト・ペダルなどのペダル
が踏まれたことを検出するペダルスイツチを設け
てもよい。この場合には、スキヤンニング回路４
は、キースイツチのスキヤンニングに続いて、ペ
ダルスイツチのスキヤンニングを行う。

一方、スイツチ回路２に接続された検出回路５
は、スキヤンニング回路４と同期して、各キース
イツチの出力レベルを順次に検出する。すなわち
スキヤンニング回路４からスイツチ回路２に供給
された一連のパルス信号は、ONになつているキ
ースイツチの位置に対応するビツトだけ異なつた
レベルを有するビツトシリアル信号に変換される
ことになる。

検出回路５の出力信号は、後述する遅延回路１
８を経て、つぎの変換回路６を通つたのち、テー
プレコーダ７でテープに記録される。変換回路６
は、検出回路５の出力信号であるデイジタル信号
を、テープレコーダ７で記録するのに適した形態
の信号に変換するためのもので、この例では、デ
イジタル信号の「Ｌ」レベルの状態では3KHz、
「Ｈ」レベル状態では6KHzの周波数を有する
PFM信号に変換される。

スイツチ回路２の各キースイツチがONである
かOFFであるかを検出する機構の具体的な構成
を第２図に示す。この例では、符号Ｓ１からＳ８
０で示す80個のキースイツチが使用され、これら
のキースイツチＳ１〜Ｓ８０は、それぞれ８個を
１組とする10個のブロツク２−１，２−２………
……２−１０に分割されている。第１のブロツク
２−１については、各キースイツチＳ１−Ｓ８の
一端はスキヤンニング回路４の第１の出力端に共
通に接続され、他端はそれぞれ線路Ｌ１〜Ｌ８に
それぞれ個別に接続されている。この関係は、他
のブロツク２−２〜２−１０についても同様であ
る。さらに各線路Ｌ１〜Ｌ８は、検出回路５の８
つの入力端にそれぞれ接続されているとともに、
図示しない電源からの電圧を受けて、常時は
「Ｈ」レベルに保持されている。

なお、サステイン・ペダルおよびソフト・ペダ
ルに連動するペダルスイツチＳ１０１およびＳ１
０２の一端には、スキヤンニング回路４の第15番
目の出力端に現われた信号がオペアンプＡ１を介
して供給され、またペダルスイツチＳ１０１およ
びＳ１０２の他端は、それぞれ線路Ｌ５およびＬ
６に接続されている。またスキヤンニング回路４
の第16番目の出力端は、オペアンプＡ２およびＡ
３を介して、線路Ｌ１〜Ｌ６およびＬ８に接続さ
れている。

この例では、スキヤンニング回路４は、バイナ
リーカウンタ３から最初のカウント出力が供給さ
れた時点から、所定の間隔で各出力端の一つのレ
ベルを順番に「Ｌ」にするように動作し、一つの
出力端のレベルが「Ｌ」である期間内に、検出回
路５はその８つの入力端のレベルを検出する。し
たがつて検出回路５の出力信号として、所定のビ
ツト数を１単位とする直列なデイジタル信号が得
られる。

いま、キーボード１のキーを押すことによつ
て、キースイツチＳ１，Ｓ３，Ｓ１１およびＳ７
８が同時にONになつたとする。この状態でスキ
ヤンニング回路４の第１番目の出力端が「Ｌ」レ
ベルになると、線路Ｌ１がキースイツチＳ１を介
してこの「Ｌ」レベルの出力端に接続されること
になるので、検出回路５が第１番目の入力端のレ
ベルを検出するタイミングでその出力信号が
「Ｈ」レベルになる。同様の動作は、キースイツ
チＳ３，Ｓ１１およびＳ７８についても行われる
ので、検出回路５の出力信号は、第１番目、第３
番目、第11番目および第78番目のビツトで「Ｈ」
レベルになる。そしてこの信号は、変換回路６で
PFM信号に変換され、テープレコーダ７でテー
プに記録される。

一方、ピアノ本体の適当な位置には、打鍵によ
つて得られた弦の振動の強さを検出するためのセ
ンサー１６が配置されている。このセンサー１６
は、たとえばマイクロホンからなり、その出力信
号は信号処理回路１７に供給される。信号処理回
路１７は、センサー１６の出力信号から、弦の振
動の強さを検出し、この強さを示す信号に、押さ
れたキーの数に応じた補正を加えて、各キー当り
の打鍵強さに対応した信号を取出し、この信号を
デイジタル化したのち変換回路６に与えるように
動作する。

信号処理回路１７の具体的構成を第３図に示
す。この第３図において、センサー１６の出力信
号は、増幅器２１で増幅されたのち、ハイパスフ
イルタ２２およびローパスフイルタ２３によつて
高音成分と低音成分とに分離され、それぞれレベ
ル検出回路２４および２５に供給される。ハイパ
スフイルタ２２およびローパスフイルタ２３は、
センサー１６から得られた信号の周波数を利用し
て、すべてのキーを高音域と低音域の２つの領域
に分割するためのもので、各々のカツトオフ周波
数は、キーボードのほぼ中央に位置するキーを押
したときに得られる打弦音の基本周波数、たとえ
ば約330Hzに選ばれている。この分割は、キーボ
ードを主として右手で奏される領域と左手で奏さ
れる領域とに分けるために適用されるもので、こ
れによつて実用上充分な強弱付加効果が得られ
る。しかし簡単な構成を望む場合には、周波数の
分割を行わなくてもよく、また逆により高度な再
生を望む場合にはさらに多くの領域に分割しても
よい。

さらにレベル検出回路２４には、カウンタ２６
のカウント出力が供給されるようになつている。
このカウンタ２６は、検出回路５から取出したキ
ー情報を示す信号にもとづいて、高音領域に属す
るキーのうち、同時に押されているキーの数をカ
ウントする機能を有するもので、このカウント値
に対応したレベルのキー数信号を出力する。キー
が同じ強さで押されたとすると、弦の振動によつ
て発生する音のレベルは、同時に押されたキーの
数に比例する。キー数信号は、センサー２１によ
つて検出された音の強さのレベルから、１個のキ
ーについての強さを割り出すための情報として使
用される。

レベル検出回路２４は、ハイパスフイルタ２２
から与えられた信号のレベルに比例したパルス幅
の信号をつくるためのもので、最も単純な例は、
適当な飽和レベルをもつ増幅器であり、その飽和
レベルがカウンタ２６からのキー数信号のレベル
に応じて変化するように構成される。すなわちレ
ベル検出回路２４において、高音域内のキーが押
されたとき、１つのキー当りの強さがパルスの幅
として検出されることになり、その出力がＡ／Ｄ
変換器２７に入力される。このＡ／Ｄ変換器２７
は、レベル検出回路２４から得られた信号のパル
ス幅をパルス数に変換したのち、このパルス数を
所定のビツト数で符号化するためのものである。

なおレベル検出器２５は、ローパスフイルタ２
３から与えられた強さ情報を示す信号を、低音領
域内の押されたキーの数をカウントするカウンタ
２８の出力で補正して、キー１個当りの強さに比
例するパルス幅の信号をつくり、これをＡ／Ｄ変
換器２９に与える。レベル検出回路２５および
Ａ／Ｄ変換器２９の動作は、前述のレベル検出回
路２４およびＡ／Ｄ変換器２７と同じであるの
で、その詳細な説明を省略する。

さらにＡ／Ｄ変換器２７および２９の出力信号
は、レジスタ３０に一時的に蓄えられ、あらかじ
め定められたタイミングで変換回路６（第１図）
に送出され、検出回路５から得られたキー情報、
ペダル情報などを示す信号に付加されて１フレー
ムのデイジタル信号を構成するために使用され
る。

ここでキーが押されることによつて得られるキ
ー情報を示す信号と、センサー２１の出力にもと
づいて得られる強さ情報を示す信号とのタイミン
グについて検討する。キーの動作を検出するキー
スイツチは、キーが押された瞬間にONになる
が、キーが押されてから実際に弦が振動するのは
それよりもわずかに遅れる。したがつて検出回路
５の出力信号と信号処理回路１７の出力信号とを
同一フレーム内に挿入した場合には、このフレー
ム内のキー情報と強さ情報とは時間的に一致せ
ず、このキー情報に対応する強さ情報はいくつか
後のフレームに挿入されることになる。検出回路
５と変換回路６との間に挿入された遅延回路１８
は、検出回路５から得られたキー情報等を示す信
号に所定の遅延時間を与え、キー情報とこれに対
応する強さ情報とを同一フレームに挿入するよう
に働く。

つぎにテープレコーダ７で記録された信号を再
生し、この再生信号にもとづいてキーを駆動して
自動演奏を行う動作について説明する。

テープレコーダ７で再生された信号は、「Ｌ」
レベルのビツトで3KHz、「Ｈ」レベルのビツト
で6KHzの周波数を有するPFM信号であるので、
この信号は、波形整形回路８で波形整形されたの
ち、デコーダ９で元のデイジタル信号の形態に復
号される。そしてこのデイジタル信号は、つぎの
直／並変換回路１０で並列信号に変換される。す
なわち直／並変換回路１０は、１フレームを構成
するビツト数と同数の出力端を有し、各出力端の
レベルは、検出回路５の出力信号の各フレームに
おけるビツトのレベルの配列と一致する。この並
列信号のうち、キー情報を示す信号およびペダル
情報を示す信号と、同期信号との２種の信号が分
離回路１１で分離され、前者の信号は分配回路１
２を経てソレノイド駆動回路１３に供給され、こ
こで一時的に著えられる。また同期信号は、分配
回路１２を経てソレノイド駆動回路１３に供給さ
れ、このときソレノイド駆動回路１３は蓄えてい
た信号に応じてソレノイド１４に駆動電流を供給
する。ソレノイド１４は、キーボード２のキーと
同数だけ設けられ、ソレノイド駆動回路１３から
駆動電流の供給を受けたものだけが動作してキー
をたたく。この動作は、再生されたデイジタル信
号の各フレームごとに行われるので、記録時に行
われたキー操作が再現され、ここに自動演奏の動
作が得られる。

またテープレコーダ７で再生されたキー操作の
強弱情報を示す信号は、この情報に対応するビツ
トが分離回路１１で分離され、Ｄ／Ａ変換器１５
でアナログ信号に変換されたのち、分配回路１２
を経てソレノイド駆動回路１３に供給される。ソ
レノイド１４によつて行われるキー操作の強弱
は、ソレノイド１４に供給される駆動電流パルス
の幅を変えることによつて容易に得ることができ
る。

以上に説明したようにこの発明によれば、個々
のキーにこれが押されたときの強さを検出する場
合と比較してきわめて簡単な手段で強さ情報を得
ることが可能であり、しかも演奏時に与えられた
強弱を高度に忠実に再現できる。

【図面の簡単な説明】

第１図はこの発明の一実施例による打鍵強さ検
出回路を備えた自動演奏装置の構成を示すブロツ
ク図、第２図はその一部の構成を詳細に示す回路
図、第３図は他の部分の構成を示すブロツク図で
ある。 １……キーボード、２……スイツチ回路、３…
…バイナリーカウンタ、４……スキヤンニング回
路、５……検出回路、６……変換回路、７……テ
ープレコーダ、８……波形整形回路、９……デコ
ーダ、１０……直／並変換回路、１１……分離回
路、１２……分配回路、１３……ソレノイド駆動
回路、１４……ソレノイド、１５……Ｄ／Ａ変換
器、１６……センサー、１７……信号処理回路、
１８……遅延回路、２２……ハイパスフイルタ、
２３……ローパスフイルタ、２４，２５……レベ
ル検出回路、２６，２８……カウンタ、２７，２
９……Ａ／Ｄ変換器、３０……レジスタ。

Claims (1)

【特許請求の範囲】
1. １ 打鍵によつて得られた弦の振動を検出するセ
   ンサーと、このセンサーの出力信号のレベルか
   ら、同時に押されたキーの数に応じて補正して各
   キー当りのレベルを検出し、このレベルに対応し
   た幅のパルス信号に変換するレベル検出回路と、
   このレベル検出回路の出力信号のパルス幅を所定
   のビツト数で符号化するＡ／Ｄ変換器とを備えた
   ピアノ自動演奏装置における打鍵強さ検出回路。