JPS6155693B2 - - Google Patents

Info

Publication number
JPS6155693B2
JPS6155693B2 JP55013167A JP1316780A JPS6155693B2 JP S6155693 B2 JPS6155693 B2 JP S6155693B2 JP 55013167 A JP55013167 A JP 55013167A JP 1316780 A JP1316780 A JP 1316780A JP S6155693 B2 JPS6155693 B2 JP S6155693B2
Authority
JP
Japan
Prior art keywords
machine language
microprogram
language instruction
instruction
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55013167A
Other languages
English (en)
Other versions
JPS56110155A (en
Inventor
Shigeo Shimazaki
Hiroshi Nishikawa
Katsura Kawakami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1316780A priority Critical patent/JPS56110155A/ja
Publication of JPS56110155A publication Critical patent/JPS56110155A/ja
Publication of JPS6155693B2 publication Critical patent/JPS6155693B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22Microcontrol or microprogram arrangements
    • G06F9/26Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
    • G06F9/262Arrangements for next microinstruction selection
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22Microcontrol or microprogram arrangements
    • G06F9/26Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
    • G06F9/261Microinstruction address formation

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Description

【発明の詳細な説明】 本発明は、マイクロプログラム制御方式に関
し、更に詳しくは、機械語命令をマイクロプログ
ラムにより、効率よく処理する方式を提供するも
のである。
一般に、マイクロプログラム制御方式の計算機
には、(1)機械語命令の主記憶からの取り出し。(2)
機械語命令からこれに対応するマイクロプログラ
ムルーチンの先頭アドレスの生成。(3)マイクロ命
令の制御記憶からの取り出し。(4)マイクロ命令の
実行、の4つの過程が存在する。一つの機械語命
令を実行する場合、この(1)、(2)、(3)および(4)の過
程は、それぞれ別のマシンサイクルになるのが通
常であり、それぞれの過程に1マシンサイクルず
つ要するとすれば、この機械語命令を実行するの
に、単純に計算して、最低4マシンサイクルを必
要とする。従つて、一つの機械語命令に対するマ
シンサイクル数を、これ以下にするためには、前
記(1)、(2)、(3)および(4)の過程を並行して処理し、
実効的な実行時間を短縮する必要がある。
また、一つの機械語命令の実行過程は、前記の
4つの過程が順次一回ずつ行なわれるような簡単
な場合もあるが、複雑高機能な機械語命令に対し
ては、多数のマイクロプログラムルーチンを実行
する必要がある場合が多く、一つの機械語命令に
対して、前記(1)の過程は一回だけであるが、(2)、
(3)、(4)の過程は複数回繰返して行なわれる。これ
を流れ図により説明する。
第1図は、機械語命令I1,I2およびI3を
実行する場合の流れを示したものである。第1図
に於いて、ア,イ,ウ,エ,オはそれぞれ前記の
(1)の過程、(2)の過程、(3)および(4)の過程、(2)の過
程、(3)および(4)の過程に対応する。また、A,
B,CおよびDはマイクロプログラムルーチンの
種類を示す。
第1図において、演算処理装置(以下CPUと
記す。)は機械語命令I1に対してはマイクロプ
ログラムルーチンAおよびCを実行し、I2に対
しては、AおよびDを実行し、I3に対しては、
Bを実行して次の命令の処理へ移る。これから明
らかなように、複数個のマイクロプログラムルー
チンを実行するI1のような機械語命令では、一
つの機械語命令から、複数個のマイクロプログラ
ムルーチンの先頭アドレスを生成する必要があ
る。このため、I1の実行過程に於いては、マイ
クロプログラムルーチンAの実行を終了した時点
で、マイクロプログラムルーチンCの先頭アドレ
スを生成する必要があるため、機械語命令I1が
保持されている必要があり、新しい機械語命令の
読み出しを行なわせることはできない。このよう
に、機械語命令の読み出しへ進むマイクロプログ
ラムルーチンと進まないマイクロプログラムルー
チンとがあるため、機械語命令の読み出しを行な
わせるか否かの情報が必要となり、この情報は、
一般的にマイクロ命令から与えられる。
しかし、このような方式は、この情報をもつマ
イクロ命令を実行しないかぎり、次に処理すべき
機械語命令の読み出しを行なわせることができな
いという欠点がある。
機械語命令の読み出しを行なわせるか否かの情
報を早い時間に得ることは、それだけ次に処理す
べき機械語命令の準備を早く始めることができ、
効率のよい処理が可能となる。
以下、上記した目的の基に、マシンサイクル数
を短縮させた従来例について図面を基に詳細に説
明する。
第2図は、マイクロプログラム制御方式の計算
機の一例を示すブロツク図である。第2図におい
て、201はCPU、202は主記憶装置、20
3はデータバスである。CPU201において、
204はデータバス203を介してCPU201
と主記憶装置202との間のデータ転送を制御す
るための入出力制御部、205は機械語命令を保
持するレジスタ(以下IRと記す。)、206は機
械語命令に対応したマイクロプログラムルーチン
の先頭アドレスを生成するためのプログラムブル
ロジツクアレイ(以下PLAと記す。)、207は
マイクロアドレスを保持するレジスタ(以下
RARと記す。)、208はマイクロプログラムを
格納している制御記憶器(以下CROMと記
す。)、209はマイクロ命令を保持するレジスタ
(以下MIRと記す。)、210はマイクロ命令のデ
コーダ、211は汎用レジスタを含んだ演算制御
部である。信号線212は、前記第1図の説明に
おいては、機械語命令の読み出しへ進むか否かの
情報伝送路であり、機械語命令が主記憶装置から
読み出され、読み出された機械語命令をIR20
5へ転送させる。即ち前記(1)の過程を行なわせる
ための動作の起動信号として用いられる。
第2図のシステムの動作を、第3図のタイミン
グチヤートを参照しつつ説明する。第3図は、第
1図で示したI3のような機械語命令を第2図の
システムで処理させた場合の動作を示したもので
ある。第3図において31,32,33および3
4は、それぞれ前記(1)、(2)、(3)および(4)の過程に
対応する。また、破線は、マシンサイクルの区切
りを示す。前記(1)、即ち第3図のA1の過程は、
入力制御部204により主記憶装置202から機
械語命令が読み出され、IR205に保持される
ことに対応する。前記(2)、即ちA2の過程は、
IR205の内容がPLA206に入力され、PLA
206によりIR205に保持されている機械語
命令に対応したマイクロプログラムの先頭アドレ
スが生成され、この情報がRAR207に格納さ
れることに対応する。RAR207には、PLA2
06の出力のほかRAR207の内容+1の値が
格納できるようになつており、機械語命令からマ
イクロプログラムルーチンの先頭アドレスを生成
する過程ではPLA206の出力が選択され保持
される。前記(3)、即ちA3の過程は、RAR20
7に保持されるマイクロアドレスに対応した
CROM208の内容がMIR209に保持される
ことに対応する。そして、前記(4)、即ちA4の過
程はMIR209の内容がデコーダ210により各
部の制御信号となり、演算制御211が制御され
ることに対応する。またA4の過程ではマイクロ
命令から信号212が供給され、新しい機械語命
令の読み出し、即ちB1が同時に行なわれること
になる。同様に、B1で読み出された機械語命令
の処理が、B2,B3,B4と進み、B4の過程
では、C1の新しい機械語命令の読み出しが同時
に行なわれる。
以上が第2図のシステムの動作概要であるが、
第3図に示すように、前記(1)と(4)の過程が並行さ
れて処理されており、このことにより一つの機械
語命令の実効的なマシンサイクル数Tが3となつ
ている。
本発明は、信号212をPLAから供給するこ
とにより、前記(1)の過程と(3)の過程および(2)の過
程と(4)の過程を並行して処理することを可能と
し、機械語命令の実効的なマシンサイクル数Tを
更に短縮する方式を提供するものである。以下図
面を用いて、本発明の一実施例について詳細に説
明する。
第4図は、本発明の方式を実施したマイクロプ
ログラム制御方式の計算機の一例を示すブロツク
図である。第4図において、第2図中の番号と下
2桁が同じ番号を示すものは、信号412が
PLA406から出力されていることを除いて同
様の機能を示す。
第5図は、第4図のシステムの405,406
および407の部分の詳細図であり、505,5
06および507がそれぞれ405,406,4
07に対応する。PLA506は、アンドマトリ
クス506aとオアマトリクス506bからな
り、IR505に保持された内容が、アンドマト
リクス506aに入力され、この入力に対応した
マイクロアドレスと信号512をオアマトリクス
506bから出力する。信号512は第4図の信
号412に対応する。アンドマトリクス506a
の各行には、各機械命令に対応したビツト模様が
書き込まれており、オアマトリクス506bの各
行にはアンドマトリクス506aの各行に対応し
たマイクロアドレスと、信号512を論理“1”
とするか否かの情報が書き込まれている。PLA
506は入力の内容とアンドマトリクス506a
の各行の内容を比較し、ビツト模様の一致した行
のみが選択され、オアマトリクス506bの同じ
行の内容を出力する。たとえば、PLA506に
第5図のような情報が書き込まれており、機械語
命令として“1101”がIR505に保持されてい
るとすると、“ア”で示す行が選択されマイクロ
アドレスとして“010000”が、信号512として
“1”が出力される。ここでアンドマトリクス5
06a中の“X”はそのビツトが比較されないこ
とを示す。信号512が“1”の場合はIR50
5へ新しい命令を準備する動作が起動され“0”
の場合は起動されないと定義されていれば、この
場合は“1”であるため、IR505へ新しい命
令を準備する動作、即ち、機械語命令が主記憶装
置402から読み出され、IR405に保持され
る前記(1)の動作が起動されることになる。
第2図に示したように、従来の方式では、信号
212がMIR209から出力されているため、機
械語命令から信号212を生成するまでの過程に
おける情報経路は、205→206→207→2
08→209→212となる。第4図に示す本発
明の方式では、機械語命令から信号412を得る
までの過程における情報経路は、405→406
→412となり、従来の方式と比較して407→
408→409の経路即ちマイクロ命令を読み出
す過程がなく短縮されている。また、新しい機械
語命令を準備する動作の起動信号が第2図の信号
212のようにMIR209から供給されるのでは
なく、第4図の信号412のようにPLA406
から供給されているので、信号412によつて起
動されるIR405へ新しい機械語命令を準備す
る動作過程とマイクロ命令を読み出す過程、即
ち、前記(1)の過程と(3)の過程とは独立しているこ
とになる。従つて、(1)の過程と(3)の過程は並行し
て処理することが可能となる。更にこのことによ
り、前記(1)の過程に続く(2)の過程と、(3)の過程に
続く(4)の過程とを並行して処理することも可能と
なる。以上をタイミングチヤートで表わすと第6
図のようになる。
第6図は、第1図で示したI3のような機械語
命令を第4図のシステムで処理させた場合の動作
を示したものである。第6図において、61,6
2,63および64は第3図の場合と同様、それ
ぞれ前記(1)、(2)、(3)および(4)の過程に対応する。
また、破線はマシンサイクルの区切りを示す。第
4図、第6図において、主記憶402からIR4
05への機械語命令の読み出しA1の次に、その
機械語命令に対応したマイクロアドレスと信号4
12がPLA406により生成A2され、このこ
とにより次のサイクルでは、機械語命令の読み出
しB1とマイクロ命令の読み出しA3が並行して
処理される。更に次のサイクルでは、B1で読み
出された機械語命令に対応するマイクロアドレス
と信号412がRLA406により生成B2さ
れ、同時にA3で読み出されたマイクロ命令の実
行A4が行なわれる。以下同様にC1とB3,C
2とB4が並行して処理される。従つて、一つの
機械語命令の実効的なマシンサイクル数Tは2と
なり、従来の方式に比べ短縮されている。
以上のように本発明の方式を実施することによ
り、効率のよい並列処理が実現でき、実効的な処
理時間を短縮することができる。
なお、上述の説明では、第1図に示したI3の
ように、一つの機械語命令に対して、一個のマイ
クロプログラムルーチンの先頭アドレスを生成す
る場合を例に用いたが、I1およびI2のように
一つの機械語命令に対して、複数個のマイクロプ
ログラムルーチンの先頭アドレスを生成する場合
においても、本発明の方式を実施することができ
る。すなわち機械語命令の読み出しを行なわせる
か否かの情報として、マイクロプログラムルーチ
ンAの先頭アドレスを生成する行には“0”を、
マイクロプログラムルーチンCおよびDの先頭ア
ドレスを生成する行には“1”を書き込んでおけ
ばよい。
以上のように本発明は、レジスタが保持する機
械語命令によりマイクロプログラムの先頭アドレ
スを生成するとともに、入出力制御部から前記レ
ジスタへのデータ転送を起動させる起動命令を生
成し、前記入出力制御部にマイクロアドレス生成
手段から直接出力するよう構成することで、機械
語命令の実行時間を短縮することができ、その効
果は大なるものがある。
【図面の簡単な説明】
第1図は機械語命令の処理の流れを説明するた
めの図、第2図は従来の方式の一例を示すブロツ
ク図、第3図は第2図のシステムの動作を説明す
るための説明図、第4図は本発明のマイロプログ
ラム制御方式を示すブロツク図、第5図は第4図
の一部を説明するためのブロツク図、第6図は第
4図のシステムの動作を説明するための説明図で
ある。 401……CPU、402……主記憶装置、4
03……データバス、404……入出力制御部、
405,505……機械語命令を保持するレジス
タ、406,506……プログラマブルロジツク
アレイ、407,507……マイクロアドレスを
保持するレジスタ、408……制御記憶器、40
9……マイクロ命令を保持するレジスタ、410
……デコーダ、411……演算制御部、412…
…信号線。

Claims (1)

    【特許請求の範囲】
  1. 1 機械語命令を保持するレジスタと、前記レジ
    スタに格納されるべきデータを準備する入出力制
    御部と、前記レジスタが保持する機械語命令によ
    りマイクロプログラムの先頭アドレスを生成する
    とともに、前記入出力制御部から前記レジスタへ
    のデータ転送を起動させる起動命令を生成し、そ
    の起動命令を前記入出力制御部に直接出力するマ
    イクロアドレス生成手段と、前記マイクロアドレ
    ス生成手段が生成したマイクロプログラムの先頭
    アドレスによりマイクロプログラムを出力するマ
    イクロプログラム記憶手段とを具備したマイクロ
    プログラム制御方式。
JP1316780A 1980-02-05 1980-02-05 Microprogram control system Granted JPS56110155A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1316780A JPS56110155A (en) 1980-02-05 1980-02-05 Microprogram control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1316780A JPS56110155A (en) 1980-02-05 1980-02-05 Microprogram control system

Publications (2)

Publication Number Publication Date
JPS56110155A JPS56110155A (en) 1981-09-01
JPS6155693B2 true JPS6155693B2 (ja) 1986-11-28

Family

ID=11825610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1316780A Granted JPS56110155A (en) 1980-02-05 1980-02-05 Microprogram control system

Country Status (1)

Country Link
JP (1) JPS56110155A (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS532537B2 (ja) * 1973-09-01 1978-01-28
JPS50144551U (ja) * 1974-05-15 1975-11-28
JPS533043A (en) * 1976-06-30 1978-01-12 Toshiba Corp Electronic computer

Also Published As

Publication number Publication date
JPS56110155A (en) 1981-09-01

Similar Documents

Publication Publication Date Title
US3792441A (en) Micro-program having an overlay micro-instruction
US3949379A (en) Pipeline data processing apparatus with high speed slave store
US4187539A (en) Pipelined data processing system with centralized microprogram control
US4228497A (en) Template micromemory structure for a pipelined microprogrammable data processing system
JPS6128138B2 (ja)
US4370729A (en) Microprogram sequencer
US4087857A (en) ROM-initializing apparatus
US5247624A (en) Microprogram controller including leading microinstruction from a generator executed while succeeding microinstruction from memory is read out
EP0140299A2 (en) Vector mask control system
US4159519A (en) Template family interfacing structure for providing a sequence of microinstructions to a pipelined microprogrammable data processing system
US5167025A (en) Programmable controller generating plural alternating clocks with each clock controlling different parts of instruction sequencing mechanism
JPS6155693B2 (ja)
JPH0640303B2 (ja) デ−タ処理装置
US4456958A (en) System and method of renaming data items for dependency free code
JPH0721793B2 (ja) 表処理装置
JPS6365983B2 (ja)
US4600991A (en) Integrated microprogrammed device for controlling information processing cycles, and a method for operating the same
JP2583506B2 (ja) データ処理装置
JP2758624B2 (ja) マイクロプログラムの調速方式
JPS5819094B2 (ja) 優先ベクトル割込み装置
JP2002278774A (ja) プロセッサ内の機能単位の制御時に命令語を生成する方法と装置
JP2743947B2 (ja) マイクロプログラム制御方式
JPH0333929A (ja) マイクロプログラム制御装置
JPS58225440A (ja) メモリ制御装置
JP2618703B2 (ja) プログラマブルシーケンスコントローラの高速演算処理方式