JPS6160302U - - Google Patents
Info
- Publication number
- JPS6160302U JPS6160302U JP14160584U JP14160584U JPS6160302U JP S6160302 U JPS6160302 U JP S6160302U JP 14160584 U JP14160584 U JP 14160584U JP 14160584 U JP14160584 U JP 14160584U JP S6160302 U JPS6160302 U JP S6160302U
- Authority
- JP
- Japan
- Prior art keywords
- output
- selection signal
- common
- input
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Control By Computers (AREA)
Description
第１図はこの考案の一実施例による制御回路の
ブロツク図、第２図は従来の制御回路のブロツク
図である。 １…マイクロコンピユータ、２ａ〜２ｎ…機能
部、３…デコーダ、６…出力部。なお、図中、同
一符号は同一又は相当部分を示す。
ブロツク図、第２図は従来の制御回路のブロツク
図である。 １…マイクロコンピユータ、２ａ〜２ｎ…機能
部、３…デコーダ、６…出力部。なお、図中、同
一符号は同一又は相当部分を示す。
Claims (1)
- 符号された設定信号をデコードして選択信号を
発生するデコーダと、上記選択信号により付勢さ
れたときは共通の入力線を介して入力される入力
信号により機能を実行する多数の機能部と、上記
各機能部の各出力を共通の出力線に導く出力部と
を備えた制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14160584U JPS6160302U (ja) | 1984-09-20 | 1984-09-20 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14160584U JPS6160302U (ja) | 1984-09-20 | 1984-09-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6160302U true JPS6160302U (ja) | 1986-04-23 |
Family
ID=30699944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14160584U Pending JPS6160302U (ja) | 1984-09-20 | 1984-09-20 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6160302U (ja) |
-
1984
- 1984-09-20 JP JP14160584U patent/JPS6160302U/ja active Pending