JPS6161185B2

JPS6161185B2 -

Info

Publication number: JPS6161185B2
Application number: JP7032778A
Authority: JP
Inventors: Yoshiteru Kosaka
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1978-06-13
Filing date: 1978-06-13
Publication date: 1986-12-24
Also published as: JPS54161907A

Description

【発明の詳細な説明】本発明はドロツプアウトの計数装置に係り、記
録媒体の再生信号に発生することのあるドロツプ
アウト（情報の一部欠落）を、その持続時間別に
同時に計数し得る計数装置を提供することを目的
とする。

記録媒体に例えば周波数変調された信号の形態
で記録されている情報信号を再生すると、記録媒
体の傷、記録媒体表面上に付着した異物その他
種々の原因により、再生信号が瞬間的に欠落する
（ドロツプアウトが生ずる）ことがあることは周
知の通りである。当然のことながら、このドロツ
プアウトの持続時間は種々あり、また記録媒体が
異なれば発生するドロツプアウトの数も異なる。
従来このドロツプアウトをその持続時間別に計数
し得る装置が知られており、これにより記録媒体
から再生される信号に生ずるドロツプアウトの持
続時間毎の数を識別できる。

しかるに、上記の従来のドロツプアウトの計数
装置は、例えば３種類の持続時間についてドロツ
プアウトの発生数を計数する場合、各持続時間毎
に記録媒体を再生する必要があるため、この場合
は計３回記録媒体を繰り返し再生する必要があ
り、その操作が煩雑であつた。またドロツプアウ
トの発生数は記録媒体を再生する毎に異なるのが
一般的であるから、上記の繰り返し再生によりド
ロツプアウトの計数値が異なつてしまい、しかも
前と全く同じ所を再生するのは困難であり、これ
らのことよりドロツプアウトの計数が不正確であ
つた。更に、上記の繰り返し再生を必要とするた
め、ドロツプアウトの持続時間毎の計数に時間が
かかるという欠点があつた。

また、例えば２ヘツドヘリカルスキヤン型磁気
記録再生装置の再生信号のドロツプアウトを計数
する場合、ヘツド切換点（スイツチングポイン
ト）でノイズが発生することがあるが、このノイ
ズのため、計数装置内に設けられたAGC回路が
入力再生信号を小レベルにするよう制御されてし
まい、このときドロツプアウト計数装置はこれを
ドロツプアウトとして計数し誤動作してしまうこ
とがある。そこで、従来のドロツプアウトの計数
装置は上記の誤動作を防止するため、再生信号よ
り分離した垂直同期信号から所定幅のパルスを発
生せしめ、このパルスにより上記AGC回路をヘ
ツド切換時に制御する構成としていた。しかる
に、この従来のドロツプアウトの計数装置は、上
記パルスを発生する回路の温度ドリフトにより、
その出力パルスのパルス幅が変動してしまい、ス
イツチングノイズを除去できずにやはり誤動作す
ることがあつた。

本発明は上記の諸欠点を除去したものであり、
以下図面と共にその一実施例につき説明する。

第１図は本発明になるドロツプアウトの計数装
置の一実施例の回路系統図を示す。説明の便宜
上、ヘリカルスキヤン型磁気記録再生装置より再
生した被周波数変調映像信号のドロツプアウトの
持続時間毎の計数をする場合について説明する。
入力端子１より入来した再生被周波数変調映像信
号は時定数の大なるAGC回路２を経て時定数が
極めて小に選定されたAGC回路３に供給され
る。すなわち、再生被周波数変調映像信号は通常
そのエンベロープはトラツキングずれ等のため若
干変化しているが、AGC回路２により、AGC回
路３のAGC動作にとつて最適なレベルとなるよ
うに制御された後、応答の極めて早いAGC回路
３により、そのエンベロープが均一とされる。従
つて、メータを目視しながらボリユームでその都
度AGC回路３の入力レベルを調整していた従来
のドロツプアウトの計数装置に比し、本実施例で
はAGC回路２により自動的に上記の動作を行な
うことができ、しかもエンベロープの変化量を従
来に比し正確に検出することができる。

エンベロープが平坦とされた上記の再生被周波
数変調映像信号は、互いに異なる減衰率のアツテ
ネータ４，５、及び６に夫々同時に供給される。
ドロツプアウトレベル選択スイツチSW₁により、
アツテネータ４〜６のうちいずれか一のアツテネ
ータの出力信号が選択されて高域フイルタ７に供
給され、ここで高域周波数成分のみ取り出されて
増幅器８で増幅される。高域フイルタ７はAGC
回路２，３の時定数による低域過渡特性によつて
計数に誤差を生ずるのを防止するためと、入力信
号中に低域変換搬送色信号が含まれている場合は
それを除去するために設けられている。増幅器８
は広帯域のリニヤアンプで、わずかな被周波数変
調波の落ち込みも拡大されるが、ドロツプアウト
のレベル検出の精度を上げるにはアンプ１段だけ
ではゲインが不足である。しかし、アンプ１段で
あまりゲインをとると電源電圧で飽和するがその
飽和はコントロールされていない飽和なのでドロ
ツプアウトのレベル検出の精度を落とす。

そこで、本実施例では第２図と共に後述する、
広帯域で、かつ極めて精密にコントロールされた
リミツタ回路９を通して被周波数変調波を小レベ
ルとし、しかる後に再び増幅器１０で増幅するこ
とにより、ドロツプアウトのレベル検出精度（レ
ベル分解能）を向上している。

第２図は上記リミツタ回路９の一実施例の具体
的回路図を示す。通常のリミツタ回路は常に飽和
で用いるのでリミツタ回路のシユレツシユホール
ド・レベルを割る小なる入力に対しては、強大な
リミツタゲインのため発振するのが普通である
が、ここに用いるリミツタ回路は、シユレツシユ
ホールド・レベルを割る動作レベルでのリニアリ
テイと広帯域特性とが重要であり、またリミツタ
ゲイン、及びリミツタレベルの温度特性が極めて
優れていることが要求される。この要求を満たす
のが第２図に示すリミツタ回路である。

第２図において、入力端子５５より入来した信
号（増幅器８の出力信号）は、直流阻止用コンデ
ンサC₁を通してNPNトランジスタX₁のベースに
印加される。このトランジスタX₁は抵抗R₁，R₂
によりベースバイアスされており、そのエミツタ
より可変抵抗器R₃の摺動子を通してNPNトラン
ジスタX₂のベースに出力を供給する一方、抵抗
R₄を通して後述するPNPトランジスタX₆のベー
スに出力を供給する。トランジスタX₂のコレク
タ・エミツタにNPNトランジスタX₃のコレク
タ・エミツタが並列接続されている。トランジス
タX₃のベースへは抵抗R₅を通してトランジスタ
X₂のベースの直流バイアスより低い直流バイア
スが加わり、コンデンサC₂で交流的にグラウン
ドにバイパスされている。すなわち、トランジス
タX₃はトランジスタX₂に温度補償されたバイア
スを与えている。また、上記抵抗R₃とR₅との接
続点は抵抗R₆及び可変抵抗器R₇を直列に介して
接地されている。更にトランジスタX₂とX₃のエ
ミツタは夫々抵抗R₈を介して接地されている。

いま、トランジスタX₂のベース電位をE₁、ト
ランジスタX₂及びX₃のエミツタ電位をE₂、トラ
ンジスタX₃のベース電位をE₃とすると、E₁がE₃
より小なるときは、トランジスタX₂のベース・
エミツタ間は逆バイアスとなるから出力されず、
一方、E₁がE₃より大なるときは、トランジスタ
X₂のベース・エミツタ間が順バイアスされるた
め、出力される。従つて、トランジスタX₂，X₃
のエミツタより入力信号は上側だけの半波整流の
ような波形とされて出力される。ただし、この出
力信号は入力信号のゼロクロス点より上側の部分
だけではなく、ゼロクロス点よりE₁−E₃だけ低
いレベルより上側の部分が出力される。

上記のトランジスタX₂，X₃のエミツタより取
り出された半波整流の如き波形の信号は、抵抗
R₉と共にエミツタフオロワ回路を構成している
PNPトランジスタX₄を通してPNPトランジスタ
X₅のベースに印加される。このエミツタフオロ
ワ回路は、トランジスタX₂のベース・エミツタ
間の温度特性を補償し、かつ、次段の直流レベル
を最適にするために設けられている。このため、
トランジスタX₄のエミツタが接続されている
PNPトランジスタX₅のベースの電位をE₄とする
と、E₄はE₂よりトランジスタX₄の導通時のベー
ス・エミツタ間電位分だけ高く、またE₂はトラ
ンジスタX₂の導通時のベース・エミツタ間電位
分だけE₁より低いので、E₁とE₄とは等しくな
る。

トランジスタX₅のコレクタ、エミツタはトラ
ンジスタX₆のコレクタ、エミツタと並列に接続
されており、またトランジスタX₆のベースはコ
ンデンサC₃により交流的にグラウンドにバイパ
スされている。すなわち、トランジスタX₆はト
ランジスタX₅に温度補償されたバイアスを与え
ている。いま、トランジスタX₅，X₆のエミツタ
電位をE₅、トランジスタX₆のベース電位をE₆と
すると、トランジスタX₅，X₆のエミツタより取
り出される信号は、前述したトランジスタX₂，
X₃の動作と同様に、トランジスタX₅のベース入
力信号のゼロクロス点よりE₆−E₄だけ大なるレ
ベルより小なるレベルの信号となる。

従つて、トランジスタX₂のベース電位E₁が可
変抵抗器R₃の中点位置より取り出されたとき
は、前述したE₁−E₃とE₆−E₄の絶対値は共に等
しくなり、入力端子５５の入力信号のゼロクロス
点を中心として、正，負の両側に等量レベルスラ
イスされた信号が、トランジスタX₅，X₆のエミ
ツタと抵抗R₁₀の接続点よりリミツタ回路９の出
力電圧として出力端子５６に導かれる。従つて、
可変抵抗器R₃でリミツタバランスの調整ができ
る。また、可変抵抗器R₇によりスライス範囲す
なわち出力のＰ―Ｐ値（スライス量）を可変でき
る。また入力信号が上記E₁−E₃とE₆−E₄との間
のＰ―Ｐ値のときには、上記のリミツタ回路９は
電圧増幅度約１のリニヤアンプとして動作する。

以上の動作により、リミツタ回路９より発振す
ることなく取り出されたあるレベル範囲に振幅制
限された信号は増幅器１０を経て第１図中、検波
回路１１に供給される。この検波回路１１は極め
て小レベルの入力信号に対しても検波動作を行な
い、かつ、ダイナミツクレンジの大なる入力信号
に対してもリニヤであることが要求される。

第３図は上記の要求を満たす本発明装置に用い
得る検波回路の一実施例の具体的回路図を示す。
同図中、第２図と同一の機能を果す部分には同一
符号を付してある。入力端子５７より入来した信
号はコンデンサC₁を介してトランジスタX₂のベ
ースに印加される一方、抵抗R₁₁，R₅を介してト
ランジスタX₃のベースに印加される。この抵抗
R₁₁とR₅の接続点は抵抗R₁₂を介して直流電源端
子に接続されている。ここで、トランジスタX₂
のベース電位E₁とトランジスタX₃のベース電位
E₃とは共に等しくなるように構成されている。
これにより、第２図の動作説明からもわかるよう
に、トランジスタX₂，X₃のエミツタより出力端
子５８に取り出された信号は、ゼロクロス点から
リニヤな検波動作により得られた正極性で、かつ
半波整流されたような信号となる。この検波回路
は同種のトランジスタX₂，X₃のコレクタ、エミ
ツタが並列接続されており、それらのベース・エ
ミツタ間のダイオードの温度ドリフトが打消され
る。

第４図は本発明装置に用い得る検波回路の他の
実施例の具体的回路図を示す。同図中、第３図と
同一部分には同一符号を付し、その説明を省略す
る。第４図において、X₇は位相分割用NPNトラ
ンジスタで、抵抗R₁₃，R₁₄によりベースバイアス
されている。またコレクタにはコレクタ負荷抵抗
R₁₅、エミツタにはエミツタ抵抗R₁₆が接続されて
いる。このトランジスタX₇のコレクタより入力
信号と逆極性の信号が取り出され、コンデンサ
C₄を通してNPNトランジスタX₈のベースに印加
され、また、これと同時に抵抗R₁₇，R₅を夫々通
してトランジスタX₃のベースに印加される。こ
れにより、出力端子５９には、リニヤな検波動作
によりゼロクロス点から上側で、かつ、両波整流
されたような信号が検波信号として取り出され
る。この検波回路は、同種のトランジスタX₂，
X₃，X₈のコレクタ、エミツタが夫々並列接続さ
れており、ベース・エミツタ間のダイオードの温
度ドリフトが打消される。

第３図又は第４図示の検波回路１１の出力端子
５８又は５９より取り出された信号は、第１図に
示す低域フイルタ１２を経てシユミツトトリガ回
路１３に印加される。本実施例では検波回路１１
よりシユミツトトリガ回路１３までは直結なの
で、検波回路１１が第３図又は第４図に示す如く
温度ドリフトが打消される構成とされていること
は重要である。上記シユミツトトリガ回路１３の
シユレツシユホールドレベルは一定なので、前記
スイツチSW₁を切換えて高域フイルタ７の入力レ
ベルを切換えることが、ドロツプアウト検出レベ
ルの設定になる。

このようにして、生成されたドロツプアウトパ
ルスは、ドロツプアウト発生時ハイレベルとな
り、３入力NANDゲート１４の一の入力端子に印
加される。このNANDゲート１４の他の二つの入
力端子には、基準発振器１５よりの3.58MHzの基
準パルスと、後述するタイマーの出力信号（タイ
マー動作中はＨレベル）とが印加される。これに
より、タイマー動作中で、かつ、ドロツプアウト
が存在する期間だけNANDゲート１４は基準発振
器１５よりの基準パルスを出力する。このNAND
ゲート１４の出力基準パルスは、２ビツトカウン
タ１６で周波数が1/4に分周されてその１周期が
1.117μｓとされた後４ビツトカウンタ１７に印
加され、ここで計数される。

４ビツトカウンタ１７の１ビツト目の出力端子
は２入力ANDゲート１８の一方の入力端子に接
続され、２ビツト目の出力端子は３入力ANDゲ
ート１９の一つの入力端子に接続され、また３ビ
ツト目の出力端子はRSフリツプフロツプ２０の
セツト端子、ANDゲート１９の一つの入力端子
に夫々接続され、更に４ビツト目の出力端子は
ANDゲート１８の他方の入力端子、ANDゲート
１９の残りの入力端子に夫々接続されている。

従つて、例えば4.46μｓ以上持続するドロツプ
アウトが生じた場合には、フリツプフロツプ１９
がセツトされることにより、デイケード・カウン
タ２３，２４，２５で計数される。またRSフリ
ツプフロツプ２１のセツト入力は４ビツトカウン
タ１７の１ビツト目と４ビツト目のAND出力で
トリガされるから、10μｓ（＝1.117×９）以上
の持続時間のドロツプアウト発生時にデイケー
ド・カウンタ２６，２７，２８に信号を出力し、
これらにより計数される。またRSフリツプフロ
ツプ２２のセツト入力は４ビツトカウンタ１７の
２，３，４ビツト目のAND出力でトリガされる
から、15.6μｓ（＝1.117×14）以上の持続時間
のドロツプアウト発生時にデイケード・カウンタ
２９，３０，３１に信号を出力し、これらにより
そのドロツプアウト発生数が計数される。上記の
デイケード・カウンタ２３〜２５、２６〜２８、
２９〜３１は夫々4.46μｓ以上、10μｓ以上、
15.6μｓ以上の持続時間のドロツプアウトの発生
数を３桁まで計数する。ドロツプアウトが無くな
ると、シユミツトトリガ回路１３の出力はＨレベ
ルよりＬレベルとなるため、このシユミツトトリ
ガ回路１３の出力はこの立下り時点でRSフリツ
プフロツプ２０〜２２をリセツトする一方、イン
バータ３２を通して４ビツトカウンタ１７をリセ
ツトする。

このようにして、4.46μｓ以上、10μｓ以上、
15.6μｓ以上の持続時間を有するドロツプアウト
の発生数が夫々デイケード・カウンタ２３〜２
５、２６〜２８、２９〜３１で記録媒体の１回の
再生だけで夫々同時に計数でき、これらのデイケ
ードカウンタ２３〜３１の各出力を例えば発光ダ
イオードの７セグメントの表示器で10進表示する
ことにより、操作者は極めて簡単な操作で短時間
でドロツプアウトの持続時間別の発生数を同時に
知ることができる。

他方、基準発振器１５の出力基準パルスは分周
回路３３により分周されて１秒間１発宛のパルス
が出力される。この分周回路３３の出力パルス
は、１／３０カウンタ３４、1/2カウンタ３５及び３６に順次印加される。従つて、１／３０カウンタ３４の出力より切換スイツチSW₂の接点ａには30秒毎に１
回パルスが加えられ、1/2カウンタ３５の出力よ
り切換スイツチSW₂の接点ｂには１分毎に１回パ
ルスが加えられ、更に1/2カウンタ３６の出力よ
り切換スイツチSW₂の接点ｃには２分毎に１回パ
ルスが加えられることになる。

切換スイツチSW₂は接点ａ〜ｃのうち任意の接
点に選択接続され、これにより選択された設定時
間（ここでは上記の説明から明らかなように30
秒、１分、２分のいずれか）後にRSフリツプフ
ロツプ３７はセツトされ、ORゲート３８、NOR
ゲート３９を順次経てタイマー動作終了信号とし
て３入力NANDゲート１４に印加され、これを閉
じる。これによりドロツプアウト発生数の計数が
終了し、デイケード・カウンタ２３〜３１はその
計数結果を保持している。また、これと同時に、
RSフリツプフロツプ３７のＱ出力は単安定マル
チバイブレータ（以下MMと記す）４０に印加さ
れ、これをトリガしてMM４０よりその設定時定
数により決まる一定時間、出力端子４１に正極性
のパルスを出力し、プリンタ（図示せず）による
デイケード・カウンタ２３〜２５、２６〜２８、
２９〜３１の夫々に記憶保持されている計数値の
プリントを開始させる。

また、タイマー動作終了後スイツチSW₃を閉成
すると、NORゲート４２は正パルスを出力し、
この正パルスは全てのデイケード・カウンタ２３
〜３１、分周回路３３、カウンタ３４〜３６、
RSフリツプフロツプ３７を夫々リセツトする。
そしてスイツチSW₃が開成された瞬間から再び新
たなドロツプアウト発生数の計数が開始される。

端子４３は上記のリセツトをリモコンで行なう
場合の入力端子で、また端子４４はこのドロツプ
アウトの計数装置をプリンタと接続した場合プリ
ンタの印字中信号を入力する端子である。このプ
リンタの印字中信号は前記の出力端子４１の出力
パルスによりプリント動作が開始されると同時に
Ｌレベルで入力され、微分回路４５、インバータ
４６を経て２入力NORゲート４２に印加され
る。プリンタの印字が終了すると、入力端子４４
はＨレベルとなり、NORゲート４２より正のパ
ルスを出力せしめ、デイケード・カウンタ２３〜
３１、分周回路３３、カウンタ３４〜３６、RS
フリツプフロツプ３７を夫々リセツトさせる。

このようにして、このドロツプアウトの計数装
置とプリンタとを接続することにより、自動的に
磁気テープの再生が終了するまでセツト→計数→
プリント→リセツト→セツトを繰り返す。

次にスイツチングポイントで発生するノイズに
よる誤動作の防止動作につき説明する。第１図
中、４７よりヘツド切換時のスイツチングパルス
が入来して二分され、一方はそのまま微分回路４
８に印加され、他方はインバータ４９で極性反転
された後微分回路５０に印加される。微分回路４
８，５０の出力信号は夫々２入力ORゲート５１
を通してＨレベルとされてNORゲート３９に印
加される。これにより、NANDゲート１４はスイ
ツチングパルスの立上り時点と立下り時点のそれ
ぞれから微分回路４８，５０の時定数で決まる一
定時間（約2ms）は閉じられる。こうしてスイツ
チングポイントで発生するノイズの計数が防止さ
れる。本実施例では、スイツチングパルスそのも
のを用いているので、従来の如き温度ドリフトは
全く問題とならず、よつて確実に誤動作を防止で
きる。

なお、上記の実施例では、磁気テープに周波数
変調されて記録された映像信号の再生信号のドロ
ツプアウトの計数動作につき説明したが、要は映
像信号あるいはその他の情報信号が被変調の形態
で磁気テープその他の記録媒体に記録されている
場合の、その再生信号に適用できる。

上述の如く、本発明になるドロツプアウトの計
数装置は、第１のAGC回路によりその入力被変
調波のレベルを第２のAGC回路の最適動作入力
レベル範囲内のレベルとして時定数の小なる第２
のAGC回路に印加し、この第２のAGC回路によ
り略一定レベルとされた再生信号のレベルを検出
することによりドロツプアウトを検出するように
したため、自動的に第２のAGC回路の入力レベ
ルを最適レベル範囲内とすることができ、加えて
エンベロープの変化量を従来に比しより正確に検
出することができるのでドロツプアウトの検出が
正確となり、また、上記のドロツプアウト検出パ
ルスと基準発振器の出力基準信号との論理出力に
よりドロツプアウトの持続時間基準信号をＮビツ
トの計数器（Ｎは任意の正の整数）で計数し、こ
の計数器のＮ個の出力をＭ個（Ｍは任意の正の整
数、但しＭ＜２^N）のフリツプフロツプに夫々適
宜選択入力せしめてこれらをセツトし、かつ、ド
ロツプアウトが検出されなくなつた時点の上記ド
ロツプアウト検出パルスの後縁でＭ個のフリツプ
フロツプをリセツトし、Ｍ個のフリツプフロツプ
に対応して設けられたＭ組の計数回路によりＭ個
のフリツプフロツプの出力発生数を計数するよう
構成したため、発生したドロツプアウトの持続時
間別に夫々Ｍ個同時に１回の再生動作で計数し分
けることができ、従つて従来に比し計数動作が極
めて短時間で、しかも簡単な操作ででき、またド
ロツプアウトの発生数を正確に計数でき、更に複
数ヘツドの磁気記録再生装置に適用した場合は、
ヘツド切換毎に出力されるスイツチングパルスの
立上り時点と立下り時点に対応する位相で、か
つ、極性の揃えたパルスを生成し、この生成パル
スで前記計数器への前記基準信号入力を遮断する
ようにしたため、スイツチングパルス発生時に生
ずるノイズによる誤動作を、温度ドリフトの影響
を受けることなく正確に防止できる等の数々の特
長を有するものである。

【図面の簡単な説明】

第１図は本発明装置の一実施例を示すブロツク
系統図、第２図は第１図の要部の一実施例を示す
具体的回路図、第３図及び第４図は夫々第１図の
他の要部の各実施例を示す具体的回路図である。１……再生被周波数変調波入力端子、２，３…
…AGC回路、９……リミツタ回路、１１……検
波回路、１５……基準発振器、１７……４ビツト
カウンタ、４３……リセツト信号入力端子、４４
……印字中信号入力端子、４７……スイツチング
パルス入力端子。

Claims

【特許請求の範囲】１記録媒体より再生された情報信号をAGC回
路を通して後レベル検出してドロツプアウトを検
出し、この検出ドロツプアウトの発生数を計数す
る装置において、上記再生信号のレベルを第１の
AGC回路により第２のAGC回路の最適動作入力
レベル範囲内のレベルとして時定数の小なる該第
２のAGC回路に印加し、該第２のAGC回路によ
り上記再生信号を略一定レベルとして出力するよ
う構成したことを特徴とするドロツプアウトの計
数装置。２記録媒体より再生された情報信号を第１の
AGC回路により第２のAGC回路の最適動作入力
レベル範囲内のレベルとして時定数の小なる該第
２のAGC回路に印加し、該第２のAGC回路によ
り略一定レベルとされた上記再生信号のレベルを
検出してドロツプアウトを検出し、ドロツプアウ
トの検出パルスと基準発振器の出力基準信号との
論理出力によりドロツプアウトの持続時間該基準
信号をＮビツトの計数器（Ｎは任意の正の整数）
で計数し、該計数器のＮ個の出力をＭ個（Ｍは任
意の正の整数、但しＭ＜２^N）のフリツプフロツ
プに夫々適宜選択入力せしめてこれらをセツト
し、かつ、ドロツプアウトが検出されなくなつた
時点の上記ドロツプアウト検出パルスの後縁で該
Ｍ個のフリツプフロツプをリセツトし、該Ｍ個の
フリツプフロツプに対応して設けられたＭ組の計
数回路により該Ｍ個のフリツプフロツプの出力発
生数を計数するよう構成したことを特徴とするド
ロツプアウトの計数装置。３記録媒体より複数ヘツドの各出力を切換えて
再生された情報信号を第１のAGC回路により第
２のAGC回路の最適動作入力レベル範囲内のレ
ベルとして時定数の小なる該第２のAGC回路に
印加し、該第２のAGC回路により略一定レベル
とされた上記再生信号のレベルを検出してドロツ
プアウトを検出し、ドロツプアウトの検出パルス
と基準発振器の出力基準信号との論理出力により
ドロツプアウトの持続時間該基準信号をＮビツト
の計数器（Ｎは任意の正の整数）で計数し、該計
数器のＮ個の出力をＭ個（Ｍは任意の正の整数、
但しＭ＜２^N）のフリツプフロツプに夫々適宜選
択入力せしめてこれらをセツトし、かつ、ドロツ
プアウトが検出されなくなつた時点の上記ドロツ
プアウト検出パルスの後縁で該Ｍ個のフリツプフ
ロツプをリセツトし、他方、前記複数のヘツドの
切換毎に出力されるスイツチングパルスの立上り
時点と立下り時点とに対応する位相で、かつ、極
性の揃えたパルスを生成し、この生成パルスで上
記計数器への上記基準信号入力を遮断し、該Ｍ個
のフリツプフロツプに対応して設けられたＭ組の
計数回路により該Ｍ個のフリツプフロツプの出力
発生数を計数するよう構成したことを特徴とする
ドロツプアウトの計数装置。