JPS6161404B2 - - Google Patents

Info

Publication number
JPS6161404B2
JPS6161404B2 JP56058706A JP5870681A JPS6161404B2 JP S6161404 B2 JPS6161404 B2 JP S6161404B2 JP 56058706 A JP56058706 A JP 56058706A JP 5870681 A JP5870681 A JP 5870681A JP S6161404 B2 JPS6161404 B2 JP S6161404B2
Authority
JP
Japan
Prior art keywords
clock
pulse
output
clock pulse
subsystem
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56058706A
Other languages
English (en)
Other versions
JPS5714924A (en
Inventor
Kuraido Furemingu Donarudo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS5714924A publication Critical patent/JPS5714924A/ja
Publication of JPS6161404B2 publication Critical patent/JPS6161404B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Information Transfer Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】 本発明は互いに異なる非同期クロツク速度でそ
れぞれ動作する同期論理を備えたシステム間でデ
ータ・パルスを転送することに係り、更に詳細に
説明すれば一方のシステム（たとえばプロセツ
サ）で発生されたデータ・パルス及び他方のシス
テム（たとえばチヤネル）で発生されたクロツ
ク・パルスを受取るようなラツチの準安定状態
（metastability）を防止することに係る。
互いに異なる非同期クロツク速度でそれぞれ動
作する同期論理を備えた２システムのインタフエ
ースにはエラー条件が存在するが、これはラツチ
の準安定状態に起因する。状態を変更するために
２パルスの同時的存在を必要とするような２安定
ラツチにおいては、その一方の安定状態から他方
の安定状態へ完全に切換えるようにこれらの２パ
ルスが十分に重複していなければ、異常故障モー
ドが生ずることになる。このように２パルスの重
複度が不十分であれば、このラツチの出力はいず
れか一方の安定レベルに到達しないで、準安定レ
ベルと呼ばれる（２つの安定レベルの中間にあ
る）第３のレベル近傍で摂動する。準安定状態が
生ずる場合、ラツチ出力は一定の安定レベルへラ
ンダムに変化する前に準安定レベルに留まるか又
は準安定レベルのまわりで振動する。
互いに異なる非同期クロツク速度の下でそれぞ
れ走行する２システムからのパルスによつて作動
されるラツチにおいても、一方のシステムから供
給されるクロツク・パルスと他方のシステムから
供給されるデータ・パルスの重複度が不十分であ
れば、前記と同様の問題が生ずる。特に、非同期
的な２システム間でデータ・パルスを転送する場
合には、一方のシステムのデータ・パルスの位相
が他方のシステムのクロツク・パルスに関し連続
的に変化しているという理由で、ラツチの準安定
状態を補正することは著しく困難である。
このようなラツチの準安定状態がクロツク速度
の相違に起因する限り、この問題は、両システム
を同一のクロツクを使用して走行させるか又は互
いに同期された２つのクロツクを使用して同一の
クロツク速度若しくは調波関係にあるクロツク速
度で走行させることによつて解決することができ
る。しかし、同一のクロツク速度を使用したり調
波関係にあるクロツク速度を使用すると、いずれ
か一方のシステムがその最適動作速度の近傍で走
行することができなくなるから、このような解決
策は必ずしもすべての状況に即した実際的な解決
策であるとは言えない。２つのクロツク速度間の
望ましい関係とは、各システムがその最大のパフ
オーマンス・レベルに接近することを可能にする
とともに、システム相互間の論理状態を確実にサ
ンプルすることを可能にするようなものである。
発明の要約 本発明によれば、互いに異なるクロツク速度で
それぞれ動作する２システム中のラツチの準安定
状態は、両クロツクを駆動するために単一の発振
源を使用するとともに、これらクロツクの周波数
間に調波関係が成立しないようにそれぞれの周期
T1及びT2を次の式に従つて選択することによつ
て解決することができる。
Ｓ＝Ｔ２／α／Ｔ１／α 但し、Ｓは或る有理数であり、αはT1及びT2
の最大分公母（largest common denominator）
である。かくて、αは或るウインドウを規定する
が、これは一方のシステムから他方のシステムへ
データ・パルスを転送することを容易にするとと
もに、両システムからのパルスによつて作動され
るラツチ回路に準安定状態を生ぜしめるクロツク
の位相変動がないように設定されうる。
従つて、本発明の目的は、互いに調波関係にな
い異なるクロツク速度でそれぞれ動作する同期理
論を備えた２つのインタフエース・システムから
の同時的パルスによつて作動されるようなラツチ
の準安定状態を防止することにある。
本発明の他の目的は、互いに異なるクロツク速
度でそれぞれ動作する同期論理を備えた２システ
ム間の効率的なデータ・インタフエースを提供す
ることにある。
本発明の他の目的は、新しい非同期クロツク方
式を提供することにある。
実施態様の説明 第１図には先行技術のラツチ１０が示されてお
り、該ラツチはデータ・パルスD1及びクロツ
ク・パルスC2の同時存在によつてその状態を変
化される。データ・パルスD1及びクロツク・パ
ルスC2の重複期間１２が短かすぎて、フリツプ
フロツプ１４が一方の状態から他方の状態へ完全
に切換わることができないような場合には、ラツ
チ１０は準安定状態に陥る。この準安定状態で
は、ラツチ１０の出力Ｑ及びは上側安定レベル
１又は下側安定レベル０のいずれにもなく、両者
の中間にある第３レベルにある。この第３レベル
はシステム中の他の回路によつては解釈不可能で
あり、かくてエラー条件を生ぜしめる。
図示のように、データ・パルスD1の上昇とほ
ぼ同時にクロツク・パルスC2が上昇すると、ク
ロツク・パルスC2の間にデータ・パルスD1の不
十分な部分しかサンプルされないので、フリツプ
フロツプ１４を適正に作動させることができな
い。フリツプフロツプ１４は一時的に準安定状態
に陥り、かくてラツチ１０の両出力はフリツプフ
ロツプ１４の上側及び下側レベルの中間にあるレ
ベルｍに移行する。最終段階では、フリツプフロ
ツプ１４はその２安定状態のうちいずれか一方の
安定状態を呈するが、これは正しい安定状態であ
る場合もあるしそうでない場合もある。第１図に
図示されたデータ・パルスD1とクロツク・パル
スC2の間の位相関係は、種々の原因で生じう
る。しかし、本明細書で着目する原因はデータ・
パルスD1とクロツク・パルスC2間の定常的な位
相変化であり、これは前記パルスが互いに異なる
非同期クロツク速度でそれぞれ動作する同期論理
を備えた２システムから供給されるような場合に
生ずる。
この準安定状態の原因を取除く１つの方法は、
２システムのクロツク速度を同一にするととも
に、単一のクロツク又は互いに同期された２つの
クロツクからクロツク・パルスを供給するという
ものである。他の方法は、一方のクロツクを他方
のクロツクの調波周波数で動作させ、そして単一
のクロツク又は互いに同期された２つのクロツク
からクロツク・パルスを供給するというものであ
る。しかし、これらの方法は、いずれも特定の状
況に最適の解決策を与えるものではない。
このように常に単一のクロツクを使用したり、
或いは互いに調波関係にある２つのクロツクを使
用するという方法の欠点は、第２図を参照すれば
一層良く理解することができる。第２図の縦軸は
サブシステム・クロツク（たとえばチヤネル・ク
ロツク）の周期T2を表わし、横軸はシステム・
クロツク（たとえばプロセツサ・クロツク）の周
期T1を表わす。ここで説明中の例において、サ
ブシステム・クロツクの周期T2がほぼ24ナノ秒
に設定されたときサブシステムが最も効率よく且
つ最も速く動作するのに対し、システムはシステ
ム・クロツクの周期T1がほぼ19ナノ秒に設定さ
れたとき最も効率よく且つ最も速く動作するもの
と仮定する。これらの制約の下では、システム・
クロツクの周期T1を24ナノ秒に設定してサブシ
ステム・クロツクと同じ速度で走行させることが
できるけれども、サブシステム・クロツクの第１
高調波であるような12ナノ秒でシステム・クロツ
クを走行させることはできない。しかし、本発明
によれば、システム・クロツクの周期T1を24ナ
ノ秒より短く且つ12ナノ秒より長い周期で動作さ
せつつ、これらのクロツクの非同期動作に起因す
る準安定状態を生ぜしめないようにすることが可
能である。
第２図のバツチ領域は、これら２クロツクの許
容可能な動作範囲が一致する領域を規定する。本
発明に従つて、２クロツクの動作周期は複数の線
Ｓの１つに沿つて前記ハツチ領域内にあるように
選択される。複数の線Ｓはグラフ上の零点から放
射し、その右端の線は基本波の交点２４，２４を
通り、左端の線は第１高調波の交点１２，２４を
通る。複数の線Ｓの傾斜は、Ｓ＝Ｔ２／α／Ｔ１／αに
よつ て表わされる。但し、Ｓは有理数であり（即ち、
Ｔ２／α及びＴ１／αは整数）、αはT1及びT2の最大分
公母 であつて、α＝｜Ｔ２−Ｔ１｜／｜Ｓｏ−Ｓｄ｜及びＳ
＝Ｓｏ／Ｓｄである。
第３図は第２図のハツチ領域を一層詳細に示し
ており、各放射線Ｓの最上部には比T2／T1が示
され、各放射線Ｓに沿つてαの種々の値が示され
ている。Ｓは或る有理数であるけれども、システ
ム・クロツクとサブシステム・クロツクの間には
有限数の相異なるパルス位相関係があるにすぎな
い。事実、システム・クロツク及びサブシステ
ム・クロツクによつて表わされる２つのパルス列
は１サイクルあたりα時間単位の速度で歳差運動
（precession）を行う。或る有理数Ｓを有する任
意の２周期T1及びT2については、興味のあるク
ロツク周期Ｔoに関するこのような位相関係の数
はＴｏ／αに等しい。たとえば、サブシステム・クロ ツクの周期T2が25ナノ秒に設定されたものと仮
定すると、システム・クロツクの周期T1は第３
図のグラフから20ナノ秒であるように選ばれる。
そうすると、定義によりαは５となる。
第４ａ図に示すように、システム・クロツク・
パルスC1の任意の周期T1中にサブシステム・ク
ロツク・パルスC2の前縁が遷移しうるような異
なる位置は４つしかない。同様に、サブシステ
ム・クロツク・パルスC2の任意の周期T2中にシ
ステム・クロツク・パルスC1の前縁が遷移しう
るような互いに異なる位置は５つしかない。これ
らの遷移位置は５ナノ秒のインターバルで生ず
る。言いかえれば、５ナノ秒の「ウインドウ」が
複数個あつて、これらのウインドウにおいては一
方のクロツク・パルスの前縁は他方のクロツク・
パルスの所与の周期中には決して遷移しないとい
うことである。一方のクロツク・パルスを他方の
クロツク・パルスに対しα／２時間単位だけ遅延
させると、これらのウインドウが臨界的な遷移の
時間に生ずるように該ウインドウを移動させるこ
とができる。
第４ａ図のC2′はサブチヤネル・クロツク・パ
ルスC2をα／２＝2.5ナノ秒だけ遅延させた波形
を示すが、これはシステム・クロツク及びサブシ
ステム・クロツクからのすべてのパルス対の組合
わせについてそれらの臨界的縁部（この場合は後
縁）が一致しないようにするためのものである。
クロツク・パルス列間の関係はシステム・クロツ
ク・パルスC1のT2／α＝５パルス又はサブシス
テム・クロツク・パルスC2′のT1／α＝４パルス
ごとに反復し、またクロツク・パルス列間の歳差
運動は１サイクルあたりα＝５ナノ秒の速度で行
われる。
第４ｂ図では、サブシステム・クロツク・パル
スC2′によつて刻時される一方のシステムからシ
ステム・クロツク・パルスC1によつて刻時され
る他方のシステムへデータ・パルスD2を転送す
るために、密に結合された２つのマスタスレー
ブ・フリツプフロツプFF−１及びFF−２が使用
される。マスタスレーブ・フリツプフロツプFF
−１及びFF−２は、刊行物であるF.J.Hill et
al：「Introduction to Switching Theory ＆
Logical Design」、Second Edition、John Wiley
＆ Sons、Inc.、New York、1974のうち第
233頁以下に記載され且つ第９，２１図に示され
た形式のものである。これらのマスタスレーブ・
フリツプフロツプは、マスタ部及びスレーブ部を
パルスの後縁により作動させるように設計されて
いる。マスタスレーブ・フリツプフロツプのよう
にパルスの縁部で作動するフリツプフロツプは、
本発明に従つて整列されたものとは異なる臨界的
な縁部の組合せで以て準安定状態を防止するため
に使用される。入力パルスD2はC2′サイクルの任
意の時間にマスタスレーブ・フリツプフロツプ
FF−１に到着し、そして１以上のC2′サイクルの
間そこに持続することができる。マスタスレー
ブ・フリツプフロツプFF−１の出力において、
その出力パルスD2′の各遷移がシステム・クロツ
ク・パルス、C1の臨界的縁部ａ，ｂ、等に一致
しないように、入力パルスD2はサブシステム・
クロツク・パルスC2′の臨界的縁部a′，b′、等の
１つへ再刻時された。かくて、マスタスレーブ・
フリツプフロツプFF−２において出力パルス
D2′がシステム・クロツク・パルスC1により再刻
時された後、どのC1パルスが出力D2′をサンプル
するかに依存して図示された時間の１つで最終的
な出力パルスD2″が発生される。システム・クロ
ツク・パルスC1の縁部‘ｅ’がサンプリングを
行う場合、縁部‘ａ’は１つのC1サイクル後に
前記と同じ出力パルスD2′を再びサンプルし、か
くて図示された２サイクルの最小出力パルス
D2″が得られる。他の縁部のすべての組合わせに
よつて行われる動作は、図示の如き１サイクルの
最小出力パルスD2″を与える。
第４ｃ図は、システム・クロツク・パルスC1
によつて刻時される一方のシステムからサブシス
テム・クロツク・パルスC2′によつて刻時される
他方のシステムへ転送を行うための対応する関係
を示す。サブシステム・クロツク・パルスC2′は
システム・クロツク・パルスC1より長い周期を
有するから、出力パルスD1′のオーバ・サンプリ
ングはありえないけれども、システム・クロツ
ク・パルスC1の縁部‘ｅ’及び‘ａ’の間に１
サイクルの出力パルスD1′が到着するようであれ
ばアンダ・サンプリングが生ずることになる。こ
の事象を見逃さないようにするため、すべての入
力パルスD1は少くとも２サイクルの巾を持たな
ければならない。そうすると、出力パルスD1″は
縁部‘ｅ’とともに上昇する入力パルスを除い
て、２サイクルの最小持続時間を有する。これは
縁部‘ａ’が到着するまでサンプルされないか
ら、図示された１サイクルの出力パルスD1″が得
られる。
第５図に図示され同期装置は、一方のシステム
３０（たとえばプロセツサ）と他方のシステム３
２（たとえばチヤネル）の間で刻時されたデー
タ・ビツトを１ビツトずつ送受する。この同期装
置は各方向ごとに第４図に関連して説明した形式
の回路系を備えているので、合計４個のマスタス
レーブ・フリツプフロツプ３４−４０を含んでい
る。マスタスレーブ・フリツプフロツプ即ちラツ
チ３４〜４０の各々は、一方又は他方のシステム
から供給されるデータ・パルス及びクロツク発生
器４２（後出）から供給されるクロツク・パルス
を受取る。データ・パルス及びクロツク・パルス
の伝送には、種々の遅延が含まれる。これらの遅
延はそれに起因する準安定特性を防止するために
考慮しなければならない。しかし、これらの遅延
に対する補償は周知であるので、本発明の説明を
簡単にするために本明細書ではこれらの遅延を無
視することにする。
ここで説明の便宜上、第１図に関連して説明し
たような状況で、一方のシステム３０から他方の
システム３２へデータ・パルスD1が伝送されて
いるものと仮定する。この場合、ラツチ３４をセ
ツトするためにデータ・パルスD1がシステム・
クロツク・パルスC1とともに該ラツチへ供給さ
れ、またこのラツチをリセツトするためにシステ
ム・クロツク・パルスC1が使用される。従つ
て、ラツチ３４の出力パルスD1′の後縁はシステ
ム・クロツク・パルスC1の後縁と一致するよう
に固定される。出力パルスD1′はサブシステム・
クロツク・パルスC2′とともにラツチ３６の入力
へ供給され、その入力における位相関係は入力パ
ルスD1及びサブシステム・クロツク・パルス
C2′の間の関係について第４図で説明したように
設定される。
もちろん実際のシステムでは、ウインドウはき
つちり５ナノ秒にはならない。というのは、各シ
ステムには製造上の公差があり、また設計及び実
現上のオプシヨンがあるために、システム間でパ
ルスを伝送する場合その発生時点に偏差が伴なう
ことは避けられないからである。
第５図のクロツク発生器４２は、第６図に一層
詳細に示されている。図示の如く、これは位相ロ
ツク・ループを含む。この位相ロツク・ループの
機能は、システム・クロツク・パルスC1及びサ
ブシステム・クロツク・パルスC2の間に或る位
相及び周波数関係を与えることである。位相ロツ
ク・ループは４つの基本要素、即ち電圧制御発振
器５０、分周器５２、位相／周波数比較器５４及
び低域フイルタ５３から成る。位相ロツク・ルー
プへの入力は、システム・クロツク・パルスC1
を発生する発振器５６から供給される。発振器５
６の発振周波数はF1＝１／Ｔ１にセツトトされる。
発振器５６の出力は、位相／周波数比較器５４
へ供給される前に、分周器５８でＴ２／αだけ分周さ れる。位相／周波数比較器５４は、分周器５８の
出力を、電圧制御発振器５０の出力をＴ１／αだけ分 周する分周器５２の出力と比較する。これは電圧
制御発振器５０が発振器５６に追従しているか否
かを決定するためである。これは分周器５８の正
の遷移を分周器５２の正の遷移と比較することに
よつて行われる。もし分周器５８からの基準位相
が早ければ、比較器５４の出力は低レベルへ切換
わる。もし基準位相が遅ければ、比較器５４の出
力は高レベルへ切換わる。低域フイルタ５３は比
較器５４の出力を平滑化し、かくて電圧制御発振
器５０は基準位相の長期的変動に追従することが
できる。電圧制御発振器５０の出力はサブシステ
ム・クロツク・パルスC2である。
以上では本発明の１実施態様を説明した。この
実施態様では、２つの周期T1及びT2は殆んど任
意に選ばれた。しかし、実際に応用する場合に
は、ここでは説明しなかつた他の条件のために選
択可能な値は制限されることになろう。
時刻（Time−of−Day）クロツク・パルスを
発生するには、システム・クロツク・パルスC1
の値を特定の値にセツトする必要があるが、この
値は20ナノ秒であつてもそうでなくてもよい。い
ずれにしても、システム・クロツク・パルスC1
の周期T1を20ナノ秒から（時刻クロツクによつ
て必要とされるような）20.94ナノ秒へ変更し、
そしてサブシステム・クロツク・パルスC2の周
期T2を25ナノ秒ではなく26.18ナノ秒へセツトす
ることは極めて容易であり、しかもそのようにし
たとしても本発明の効果を十分に享受することが
できる。
【図面の簡単な説明】
第１図は先行技術のラツチ及びその入出力パル
スの波形を示す図、第２図は非同期的に動作する
計算システム中のシステム・クロツクとサブシス
テム・クロツクの間の関係を示す図、第３図は本
発明に従つて非同期的クロツク速度がどのように
選択されるかを図式化するために第２図のハツチ
領域を一層詳細に示す図、第４ａ図乃至第４ｃ図
は本発明に従つて選択されたクロツクの望ましい
相互特性を図式化するために同期パルス及びその
関連波形を示す図、第５図は本発明のクロツク方
式を使用した計算システムの概略図、第６図は本
発明に従つた２クロツク・パルス列を発生するた
めの位相ロツク・ループを示す図である。 ３０……第１システム（たとえばプロセツ
サ）、３２……第２システム（たとえばチヤネ
ル）、３６〜４０……マスタスレーブ・フリツプ
フロツプ、４２……クロツク発生器、５０……電
圧制御発振器、５２……分周器、５３……低域フ
イルタ、５４……位相／周波数比較器、５６……
発振器、５８……分周器。

Claims (1)

  1. 【特許請求の範囲】 １ 互いに異なる周波数を有する第１及び第２の
    クロツクによつて第１及び第２のサブシステムを
    それぞれ別々に動作させるとともに、該第１及び
    第２のサブシステム間のインタフエースを介して
    データを転送するように構成されているデータ処
    理システムにおいて、 前記周波数の周期T1及びT2が関数 Ｓ＝Ｔ２／α／Ｔ１／α （但し、Ｓは有理数であり、αはＳの最大分公母
    である）を満足し且つ前記第１及び第２のクロツ
    クから生ぜられるクロツク・パルスにおける所定
    数の遷移が周期T1又はT2のαサイクルごとに反
    復するように、前記第１及び第２のクロツクを相
    互に調波関係にない２つの周波数で動作させるた
    めの手段と、 前記第１及び第２クロツクから生ぜられるクロ
    ツク・パルスの遷移が同時に生じないように該ク
    ロツク・パルスの一方をT1／α又はT2／αより
    少ない時間だけオフセツトするための手段とを備
    えたことを特徴とする、データ処理システムにお
    けるクロツク方式。
JP5870681A 1980-06-30 1981-04-20 Clock system for data processing system Granted JPS5714924A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/164,380 US4405898A (en) 1980-06-30 1980-06-30 Pseudo synchronous clocking

Publications (2)

Publication Number Publication Date
JPS5714924A JPS5714924A (en) 1982-01-26
JPS6161404B2 true JPS6161404B2 (ja) 1986-12-25

Family

ID=22594226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5870681A Granted JPS5714924A (en) 1980-06-30 1981-04-20 Clock system for data processing system

Country Status (2)

Country Link
US (1) US4405898A (ja)
JP (1) JPS5714924A (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4569017A (en) * 1983-12-22 1986-02-04 Gte Automatic Electric Incorporated Duplex central processing unit synchronization circuit
US4663654A (en) * 1985-09-27 1987-05-05 Ampex Corporation Blanking signal generator for a subcarrier locked digital PAL signal
US5335337A (en) * 1989-01-27 1994-08-02 Digital Equipment Corporation Programmable data transfer timing
US4985893A (en) * 1989-03-03 1991-01-15 Daniel Gierke Circuit testing apparatus
US5842029A (en) * 1991-10-17 1998-11-24 Intel Corporation Method and apparatus for powering down an integrated circuit transparently and its phase locked loop
GB2260631B (en) * 1991-10-17 1995-06-28 Intel Corp Microprocessor 2X core design
US5935253A (en) * 1991-10-17 1999-08-10 Intel Corporation Method and apparatus for powering down an integrated circuit having a core that operates at a speed greater than the bus frequency
US5867695A (en) * 1992-10-16 1999-02-02 International Business Machines Corp. Method and system for reduced metastability between devices which communicate and operate at different clock frequencies
US5473767A (en) * 1992-11-03 1995-12-05 Intel Corporation Method and apparatus for asynchronously stopping the clock in a processor
US5392437A (en) * 1992-11-06 1995-02-21 Intel Corporation Method and apparatus for independently stopping and restarting functional units
US5586332A (en) * 1993-03-24 1996-12-17 Intel Corporation Power management for low power processors through the use of auto clock-throttling
US6112307A (en) * 1993-12-30 2000-08-29 Intel Corporation Method and apparatus for translating signals between clock domains of different frequencies
US5535377A (en) * 1994-01-31 1996-07-09 Dell Usa, L.P. Method and apparatus for low latency synchronization of signals having different clock speeds
EP0666525B1 (en) * 1994-02-04 2001-09-12 Intel Corporation Method and apparatus for control of power consumption in a computer system
JP3866781B2 (ja) * 1994-05-26 2007-01-10 セイコーエプソン株式会社 消費電力を効率化した情報処理装置
US5487092A (en) * 1994-12-22 1996-01-23 International Business Machines Corporation System for high-speed synchronization across clock domains
US6327667B1 (en) * 1995-05-12 2001-12-04 Compaq Computer Corporation Apparatus and method for operating clock sensitive devices in multiple timing domains
US5691660A (en) * 1995-11-28 1997-11-25 International Business Machines Corporation Clock synchronization scheme for fractional multiplication systems
US5802132A (en) * 1995-12-29 1998-09-01 Intel Corporation Apparatus for generating bus clock signals with a 1/N characteristic in a 2/N mode clocking scheme
US5821784A (en) * 1995-12-29 1998-10-13 Intel Corporation Method and apparatus for generating 2/N mode bus clock signals
US5834956A (en) 1995-12-29 1998-11-10 Intel Corporation Core clock correction in a 2/N mode clocking scheme
US5862373A (en) * 1996-09-06 1999-01-19 Intel Corporation Pad cells for a 2/N mode clocking scheme
US5826067A (en) * 1996-09-06 1998-10-20 Intel Corporation Method and apparatus for preventing logic glitches in a 2/n clocking scheme
US6560682B1 (en) 1997-10-03 2003-05-06 Intel Corporation System and method for terminating lock-step sequences in a multiprocessor system
US7428652B2 (en) * 2005-05-10 2008-09-23 Intel Corporation Programmable phase generator for cross-clock communication where the clock frequency ratio is a rational number
DE102009032300B4 (de) * 2009-07-09 2012-02-23 Hochschule RheinMain University of Applied Sciences Wiesbaden Rüsselsheim Geisenheim Serielles Multi-Clock Interface System

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4099241A (en) * 1973-10-30 1978-07-04 Telefonaktiebolaget L M Ericsson Apparatus for facilitating a cooperation between an executive computer and a reserve computer
US4021784A (en) * 1976-03-12 1977-05-03 Sperry Rand Corporation Clock synchronization system

Also Published As

Publication number Publication date
US4405898A (en) 1983-09-20
JPS5714924A (en) 1982-01-26

Similar Documents

Publication Publication Date Title
JPS6161404B2 (ja)
US5764710A (en) Meta-stable-resistant front-end to a synchronizer with asynchronous clear and asynchronous second-stage clock selector
US5548620A (en) Zero latency synchronized method and apparatus for system having at least two clock domains
US5315181A (en) Circuit for synchronous, glitch-free clock switching
US6563349B2 (en) Multiplexor generating a glitch free output when selecting from multiple clock signals
US4973860A (en) Circuit for synchronizing an asynchronous input signal to a high frequency clock
US5623223A (en) Glitchless clock switching circuit
US5644604A (en) Digital phase selector system and method
JP3945874B2 (ja) 信号を同期する方法およびそのための構造
US4835728A (en) Deterministic clock control apparatus for a data processing system
US6172540B1 (en) Apparatus for fast logic transfer of data across asynchronous clock domains
Chappel et al. EMI effects and timing design for increased reliability in digital systems
US5128970A (en) Non-return to zero synchronizer
US6982575B2 (en) Clock ratio data synchronizer
US4341950A (en) Method and circuitry for synchronizing the read and update functions of a timer/counter circuit
US4580243A (en) Circuit for duplex synchronization of asynchronous signals
US4821295A (en) Two-stage synchronizer
JP2002524790A (ja) 同期多相クロック分配システム
KR100303781B1 (ko) 레지스터 제어 디지털 디디엘에 있어서의 언록 문제를 해결하기위한 언록 보상회로를 갖는 디디엘 클럭 발생기
EP0225512B1 (en) Digital free-running clock synchronizer
EP0042924B1 (en) Data transfer apparatus
US6928574B1 (en) System and method for transferring data from a lower frequency clock domain to a higher frequency clock domain
US4951301A (en) TTL technology digital timing unit
Stewart et al. A solution to a special case of the synchronization problem
US6774823B1 (en) Clock synchronization logic