JPS6161440A - 冗長回路付半導体装置 - Google Patents
冗長回路付半導体装置Info
- Publication number
- JPS6161440A JPS6161440A JP59183072A JP18307284A JPS6161440A JP S6161440 A JPS6161440 A JP S6161440A JP 59183072 A JP59183072 A JP 59183072A JP 18307284 A JP18307284 A JP 18307284A JP S6161440 A JPS6161440 A JP S6161440A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- redundant circuit
- circuit
- redundant
- fuse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/006—Identification
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は冗長回路を有する半導体装置の内部回路に関す
るものである。
るものである。
従来のこの種の装置を第１図に示す。第１図において、
１は冗長回路を有する半導体装置、２゜３は半導体装置
１の外部入力端子、４．５は入力保護回路部、４ａ、４
ｂは人力保護回路部４を構成するＭＯＳゲート、４ｃ、
４ｄは入力保護回路部４を構成する抵抗、６は冗長回路
の使用／未使用を区別するために組み込まれた冗長回路
使用／未使用判別回路、６ａは冗長回路使用／未使用判
別回路６を構成するヒユーズ、６ｂは冗長回路使用／未
使用判別回路６を構成するＭＯＳゲート、７は半導体装
置１のＧＮＤラインである。
１は冗長回路を有する半導体装置、２゜３は半導体装置
１の外部入力端子、４．５は入力保護回路部、４ａ、４
ｂは人力保護回路部４を構成するＭＯＳゲート、４ｃ、
４ｄは入力保護回路部４を構成する抵抗、６は冗長回路
の使用／未使用を区別するために組み込まれた冗長回路
使用／未使用判別回路、６ａは冗長回路使用／未使用判
別回路６を構成するヒユーズ、６ｂは冗長回路使用／未
使用判別回路６を構成するＭＯＳゲート、７は半導体装
置１のＧＮＤラインである。
次にこのように構成された装置の冗長回路およびその使
用／未使用の判別について説明する。半導体装置１にお
いては、ウェハプロセスにおいてごみとかウェハの結晶
欠陥等によって生じる部分的な不良は対応する冗長回路
によって置換される。
用／未使用の判別について説明する。半導体装置１にお
いては、ウェハプロセスにおいてごみとかウェハの結晶
欠陥等によって生じる部分的な不良は対応する冗長回路
によって置換される。
この技術は冗長回路技術として半導体装置の集積化に伴
って半導体装置のウェハ製造プロセスに広く受は入れら
れてきている。上記冗長回路を半導体装置内で使用した
かどうかの情報は、半導体装置を評価解析するときに必
要であるため、容易に外部入力端子２から識別されるよ
うになっている。
って半導体装置のウェハ製造プロセスに広く受は入れら
れてきている。上記冗長回路を半導体装置内で使用した
かどうかの情報は、半導体装置を評価解析するときに必
要であるため、容易に外部入力端子２から識別されるよ
うになっている。
冗長回路を使用した半導体装置においては、冗長回路置
換工程で冗長回路の置換を実行する装置によって、ヒユ
ーズ６ａが切断されている。通例としてこの切断は、レ
ーザビームあるいは過大電流等を利用してヒユーズを焼
き切ることによって行なわれる。ヒユーズの切断の有無
は外部入力端子２を次の手順で測定することによって容
易に識別できる。外部入力端子２に負の電位を印加する
ことによってＭＯＳゲー）４ｂ、６ｂがオンし、ＧＮＤ
ライン７からＭＯＳゲート４ｂ、抵抗４Ｃを経由して外
部入力端子２に電流が流出してくる。
換工程で冗長回路の置換を実行する装置によって、ヒユ
ーズ６ａが切断されている。通例としてこの切断は、レ
ーザビームあるいは過大電流等を利用してヒユーズを焼
き切ることによって行なわれる。ヒユーズの切断の有無
は外部入力端子２を次の手順で測定することによって容
易に識別できる。外部入力端子２に負の電位を印加する
ことによってＭＯＳゲー）４ｂ、６ｂがオンし、ＧＮＤ
ライン７からＭＯＳゲート４ｂ、抵抗４Ｃを経由して外
部入力端子２に電流が流出してくる。
ヒユーズ６ａが焼き切られていない場合、ＧＮＤライン
７からＭＯＳゲート６ｂ、 ヒユーズ６ａ。
７からＭＯＳゲート６ｂ、 ヒユーズ６ａ。
抵抗４Ｃ経由からも外部入力端子２へ電流が流出してく
る。すなわち、ヒユーズ６ａの切断のイイ無によって外
部入力端子２の流出電流の値が変化し、切断ありの場合
は切断なしの場合の１／２程度となる。この値を半導体
装置の検査装置で測定することによって容易に冗長回路
使用の有無を判別することができる。上記測定はピンコ
ンタクトテストと一般に呼ばれ、半導体装置検査項目の
基本的なものであり、測定時間は数ミリ秒の短時間であ
る。
る。すなわち、ヒユーズ６ａの切断のイイ無によって外
部入力端子２の流出電流の値が変化し、切断ありの場合
は切断なしの場合の１／２程度となる。この値を半導体
装置の検査装置で測定することによって容易に冗長回路
使用の有無を判別することができる。上記測定はピンコ
ンタクトテストと一般に呼ばれ、半導体装置検査項目の
基本的なものであり、測定時間は数ミリ秒の短時間であ
る。
ウェハプロセス終了後ウェハの各半導体装置はウェハテ
ストされる。ウェハテストでは、半導体装置にとって冗
長回路置換可能性判定時に適用される検査項目より厳し
い項目によって再度検査される。冗長回路置換工程で適
用される機能試験項目はウェハテスト項目でも通常適用
される。すなわち、ウェハ状態にある半導体装置には類
似の機能試験項目が良品／不良品にかかわらず２度実施
されることになる。
ストされる。ウェハテストでは、半導体装置にとって冗
長回路置換可能性判定時に適用される検査項目より厳し
い項目によって再度検査される。冗長回路置換工程で適
用される機能試験項目はウェハテスト項目でも通常適用
される。すなわち、ウェハ状態にある半導体装置には類
似の機能試験項目が良品／不良品にかかわらず２度実施
されることになる。
従来の冗長回路付半導体装置は上記のように（１１成さ
れているので、冗長回路の使用／未使用は直ちに検出す
ることは可能であるが、半導体装置の良品／不良品の判
別は再度機能試験を実施する必要があり、次の検査工程
であるウェハテストにおいて再度不良品のテストを実施
する時間を要するという問題点があった。その要する時
間は、１メガビツトのＲＡＭでは、１ビフト５００ｎｓ
ｅｃでテストするとして全ビットで約５秒である。
れているので、冗長回路の使用／未使用は直ちに検出す
ることは可能であるが、半導体装置の良品／不良品の判
別は再度機能試験を実施する必要があり、次の検査工程
であるウェハテストにおいて再度不良品のテストを実施
する時間を要するという問題点があった。その要する時
間は、１メガビツトのＲＡＭでは、１ビフト５００ｎｓ
ｅｃでテストするとして全ビットで約５秒である。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、ウェハテストにおける不良品の
テスト時間を短かくする冗長回路付半導体装置を提供す
ることにある。
の目的とするところは、ウェハテストにおける不良品の
テスト時間を短かくする冗長回路付半導体装置を提供す
ることにある。
このような目的を達成するために本発明は、冗長回路置
換工程で検出したウェハ上の各半導体装置の良品／不良
品を識別する識別用回路を付加するようにしたものであ
る。
換工程で検出したウェハ上の各半導体装置の良品／不良
品を識別する識別用回路を付加するようにしたものであ
る。
本発明を実施例に基づき詳細に説明する。第２図に本発
明に係わる冗長回路付半導体装置の一実施例を示、す。
明に係わる冗長回路付半導体装置の一実施例を示、す。
第２図において、２１は冗長回路を有する半導体装置、
２２ば半導体装置の冗長回路置換工程時に良品／不良品
を区別するために新たに付加されたヒユーズであり、ヒ
ユーズ２２と外部入力端子３は識別用回路を構成する。
２２ば半導体装置の冗長回路置換工程時に良品／不良品
を区別するために新たに付加されたヒユーズであり、ヒ
ユーズ２２と外部入力端子３は識別用回路を構成する。
第２図において第１図と同一部分又は相当部分には同一
符号が付しである。
符号が付しである。
次にこのように構成された装置の良品／不良品の判別に
ついて説明する。冗長性を有する半導体装置２１は、ウ
ェハプロセス中の冗長回路置換工程において、所望の機
能が実現できているかどうか検査される。その検査の結
果、不良個所が半導体装置２１の有している冗長回路に
よって代替できるならば置換を実行する。置換実行後半
導体装置２１は再度ｎ能検査される。その検査の結果不
良である場合、また、初めの冗長回路置換可能かどうか
の判定において置換不可能の場合、半導体装置は不良で
あると判定され、ヒユーズ２２が切断される。この切断
は通常の冗長回路置換工程の対応ヒユーズの切断と同様
である。ウェハプロセス終了後ウェハ上に、良品になる
可能性のある半導体装置と、明らかに不良である。すな
わち、ヒユーズ２２が切断された半導体装置とが形成さ
れている。ウェハテストにおいて最初に、ヒユーズ２２
を有する外部入力端子３のビンコンタクトテストを実施
することにより、冗長回路置換工程ですでに不良と判定
された半導体装置は数ミリ秒の時間で不良と判定でき、
その不良半導体装置にインキング等の印が付けられる。
ついて説明する。冗長性を有する半導体装置２１は、ウ
ェハプロセス中の冗長回路置換工程において、所望の機
能が実現できているかどうか検査される。その検査の結
果、不良個所が半導体装置２１の有している冗長回路に
よって代替できるならば置換を実行する。置換実行後半
導体装置２１は再度ｎ能検査される。その検査の結果不
良である場合、また、初めの冗長回路置換可能かどうか
の判定において置換不可能の場合、半導体装置は不良で
あると判定され、ヒユーズ２２が切断される。この切断
は通常の冗長回路置換工程の対応ヒユーズの切断と同様
である。ウェハプロセス終了後ウェハ上に、良品になる
可能性のある半導体装置と、明らかに不良である。すな
わち、ヒユーズ２２が切断された半導体装置とが形成さ
れている。ウェハテストにおいて最初に、ヒユーズ２２
を有する外部入力端子３のビンコンタクトテストを実施
することにより、冗長回路置換工程ですでに不良と判定
された半導体装置は数ミリ秒の時間で不良と判定でき、
その不良半導体装置にインキング等の印が付けられる。
なお上記実施例では、半導体装置の冗長回路の使用／未
使用識別用外部入力端子２以外の外部入力端子に冗長回
路置換工程における良品／不良品識別用ヒユーズを付加
したが、外部出力端子に設けてもよい。
使用識別用外部入力端子２以外の外部入力端子に冗長回
路置換工程における良品／不良品識別用ヒユーズを付加
したが、外部出力端子に設けてもよい。
以上述べたように本発明は、新たに良品／不良品を容易
に検出できる識別用回路を付加したので、冗長回路置換
工程において識別用回路に不良品であることの１Ｒ報を
記すことによってその後実行するウェハテストの不良品
テスト時間を短かくできる効果がある。
に検出できる識別用回路を付加したので、冗長回路置換
工程において識別用回路に不良品であることの１Ｒ報を
記すことによってその後実行するウェハテストの不良品
テスト時間を短かくできる効果がある。
第１図は従来の冗長回路付半導体装置を示す回路図、第
２図は本発明に係わる冗長回路付半導体装置の一実施例
を示す回路図である。 ２．３・・・・外部入力端子、４．５・・・・入力保護
回路部、４ａ、４ｂ、５ｂ・・・・Ｍ○Ｓゲート、４ｃ
、４．ｄ・・・・抵抗、６・・・・冗長回路使用／未使
用判別回路、６ａ、２２・・・・ヒユーズ、７・・・・
ＧＮＤライン、２１・・・・半導体装置。 第１図 第２図 手続補正当。（自費〕２３ 昭和 年 月 日 １、事件の表示 特願昭５９−１８３０７２号２・
発明の名称 冗長回路付半導体装置３、補正をする
者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社代表者片山仁八部 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号明
細書の発明の詳細な説明の欄 （１） 明細四第７真第２行の「外部出力端子」を「
外部出力端子、電源端子あるいはＧＮＤ端子」と補正す
る。 （２） 明細会第７頁第３行の「でもよい。」を「で
もよい。また説明にはＭＯＳゲートを例としたが、この
発明はＭＯＳゲートに限らず冗長性回路を有するいずれ
の半導体装置に適用してもよい。」と補正する。 以上
２図は本発明に係わる冗長回路付半導体装置の一実施例
を示す回路図である。 ２．３・・・・外部入力端子、４．５・・・・入力保護
回路部、４ａ、４ｂ、５ｂ・・・・Ｍ○Ｓゲート、４ｃ
、４．ｄ・・・・抵抗、６・・・・冗長回路使用／未使
用判別回路、６ａ、２２・・・・ヒユーズ、７・・・・
ＧＮＤライン、２１・・・・半導体装置。 第１図 第２図 手続補正当。（自費〕２３ 昭和 年 月 日 １、事件の表示 特願昭５９−１８３０７２号２・
発明の名称 冗長回路付半導体装置３、補正をする
者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社代表者片山仁八部 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号明
細書の発明の詳細な説明の欄 （１） 明細四第７真第２行の「外部出力端子」を「
外部出力端子、電源端子あるいはＧＮＤ端子」と補正す
る。 （２） 明細会第７頁第３行の「でもよい。」を「で
もよい。また説明にはＭＯＳゲートを例としたが、この
発明はＭＯＳゲートに限らず冗長性回路を有するいずれ
の半導体装置に適用してもよい。」と補正する。 以上
Claims (1)
- 不良となった半導体装置を容易に識別するための識別
用回路を具備してなり、前記識別用回路は不良回路を冗
長回路と置換する工程において同時に処置されることが
可能であることを特徴とする冗長回路付半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59183072A JPH0628291B2 (ja) | 1984-08-31 | 1984-08-31 | 冗長回路付半導体装置 |
| US06/770,571 US4719410A (en) | 1984-08-31 | 1985-08-29 | Redundancy-secured semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59183072A JPH0628291B2 (ja) | 1984-08-31 | 1984-08-31 | 冗長回路付半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6161440A true JPS6161440A (ja) | 1986-03-29 |
| JPH0628291B2 JPH0628291B2 (ja) | 1994-04-13 |
Family
ID=16129258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59183072A Expired - Fee Related JPH0628291B2 (ja) | 1984-08-31 | 1984-08-31 | 冗長回路付半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4719410A (ja) |
| JP (1) | JPH0628291B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63169741A (ja) * | 1987-01-08 | 1988-07-13 | Mitsubishi Electric Corp | レ−ザトリミング方法 |
| WO1994008356A1 (fr) * | 1992-10-02 | 1994-04-14 | Seiko Epson Corporation | Composant memoire a semi-conducteurs |
| US5563821A (en) * | 1992-10-02 | 1996-10-08 | Seiko Epson Corporation | Semiconductor memory device having a program circuit for selecting device type |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5321510A (en) * | 1989-11-13 | 1994-06-14 | Texas Instruments Incorporated | Serial video processor |
| RU2647412C2 (ru) * | 2016-07-12 | 2018-03-15 | Открытое акционерное общество "Научно-производственный комплекс "ЭЛАРА" им. Г.А. Ильенко" (ОАО "ЭЛАРА") | Способ резервирования электронного блока и устройство для его осуществления |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2386199A1 (fr) * | 1977-04-01 | 1978-10-27 | Bailey Controle | Procede d'autosignalisation des defaillances d'un module d'automatisme statique de securite et module mettant en oeuvre ledit procede |
-
1984
- 1984-08-31 JP JP59183072A patent/JPH0628291B2/ja not_active Expired - Fee Related
-
1985
- 1985-08-29 US US06/770,571 patent/US4719410A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63169741A (ja) * | 1987-01-08 | 1988-07-13 | Mitsubishi Electric Corp | レ−ザトリミング方法 |
| WO1994008356A1 (fr) * | 1992-10-02 | 1994-04-14 | Seiko Epson Corporation | Composant memoire a semi-conducteurs |
| US5563821A (en) * | 1992-10-02 | 1996-10-08 | Seiko Epson Corporation | Semiconductor memory device having a program circuit for selecting device type |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0628291B2 (ja) | 1994-04-13 |
| US4719410A (en) | 1988-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100466984B1 (ko) | 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법 | |
| JPH0428088A (ja) | 半導体集積回路チップ | |
| JPS58170034A (ja) | 修復した集積回路の識別 | |
| KR100301271B1 (ko) | 반도체 집적 회로 장치 및 그 테스트 방법 | |
| JPS6161440A (ja) | 冗長回路付半導体装置 | |
| US6346820B1 (en) | Characteristics evaluation circuit for semiconductor wafer and its evaluation method | |
| US4567580A (en) | Redundancy roll call technique | |
| US5998853A (en) | Methods and apparatus for electrical marking of integrated circuits to record manufacturing test results | |
| JPS6130044A (ja) | 半導体チツプの検査方法 | |
| JP2766138B2 (ja) | 半導体集積回路の検査方法 | |
| Sanada | Evaluation and detection of CMOS-LSI with abnormal IDDQ | |
| JP2924933B2 (ja) | 記憶回路装置 | |
| JPS63239838A (ja) | 半導体装置 | |
| JPH0712903A (ja) | 半導体集積回路装置及びその検査方法 | |
| JPH06310581A (ja) | 半導体記憶装置の検査方法、及び検査装置 | |
| JPH0548625B2 (ja) | ||
| JPH0554694A (ja) | 半導体記憶装置 | |
| JPS59217299A (ja) | メモリ装置 | |
| JPH04268741A (ja) | 半導体集積回路 | |
| Richards et al. | Is the incoming physical inspection of microelectronic components really necessary? | |
| JPH03139842A (ja) | 集積回路ウェハ | |
| KR20000008958U (ko) | 반도체장치의 리페어 표시부 | |
| JPH0576589B2 (ja) | ||
| JPH02134840A (ja) | 半導体装置 | |
| JPH0243344B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |