JPS6162263A

JPS6162263A - 情報伝送方式

Info

Publication number: JPS6162263A
Application number: JP59183873A
Authority: JP
Inventors: Hiroshi Kobayashi; 浩小林; Hideo Haruyama; 秀朗春山; Tsuguhiro Hirose; 広瀬　次宏
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1984-09-04
Filing date: 1984-09-04
Publication date: 1986-03-31
Also published as: EP0174182B1; JPH0553094B2; DE3584653D1; EP0174182A2; US4661950A; EP0174182A3; CA1251532A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は、情報伝送方式に関する。

〔発明の技術的背景とその問題点〕

搬送帯域伝送路で、完全分散形対等プロトコルゝ”７″
″−０゜］ち・０８“／００万５・０゜′”１゜′８゜
゜゜゜。

Ｍｕｌｔｉｐｌｅ　Ａｃｃｅｓｓ／Ｃｏｌｌｉｓｉｏｎ
　Ｄｅｔｅｃｔｉｏｎ方式）を　　閣．１１実現する際
の課題として、基底帯域伝送路上での衝突検出特性と同
程度の特性を確保すること、及び、上位プロトコルとの
互換性を櫂保することが上げられる。

このような課題のうち、衝突検出方式については、史に
、衝突検出方式に要する時間が短いことがシステム上好
ましいとされている。すなわち、衝突検出に要する時間
が長ければその分野される最大ネットワーク長が短くな
る訳で、システムとしての拡張性が劣化してしまう。

ところで、現状のＣＣＩＴＴの規格によれば、基底帯域
伝送路上でのＣＳＭＡ／ＣＤ方式においては、第１図に
示ざれるようなデータフォーマットが採用されている。

すなわち、最初の５６ビツトがプリアンプルに割当てら
れ、同期確立のためにも用いられる。次に、８ビツトＳ
ＦＤ（Ｓｔａｒｔ　ＦｒａｍｅＤｅｌｉｍｉｔｅｒ）が
設けられ、このＳＦＤの後に第８図に示ざれるようなデ
ータが続く。更Ｖこ、デーｉとしての先頭は、データの
送信先を示すＤＡ（Ｄｅｓｔ−ｉｎａｔｆｏｎ　Ａｄｄ
ｒｅｓｓ）が４８ビット，データの発信元を示すＳＡ（
Ｓｏｕｒｃｅ　Ａｄｄｒｅｓｓ）が４８ビツトであって
、これらに続いてデータが送られる。基底帯域伝送路上
でのＣ　ＳＡ７１Ａ／Ｃ　Ｄ方式との互換性を保持する
限り、データフォーマットもこのような規格に従う必要
がある。

この時，複数のＭＡＵから時間的なずれをもつてデータ
を送出する場合は、多くの衝突は、プリアンプル及びＳ
ＦＤの６４ピツト内で、１ビツト以上のデータの食い違
いを生じ、衝突は検出されるはずである。ところが、Ｍ
ＡＵからのプリアンプル、ＳＦＤ　、　ＤＡ　、　ＳＡ
で構成ざれるピット列が最悪の場合、　　・ＳＡの最後
の１ビツトを除いて全，て一致していることが起こりう
る。（データの送出先が同一で。

ＭＡＵのアドレスが１つ違いの場合である。）このよう
な場合、上記の２万式の衝突ではプリアンプルの送出か
ら１６０ビツト目で始めて、衝突が検出されることがあ
る。よって衝突検出に長い時間が必要となり，システム
にとって以下のような欠点を生じる。

ここで扱っている例では、第９図に示ざれるように、２
つのＭＡＵ　（又はＤＴＥ　）　（５０１）、（５０３
）が伝送路（５０５）に接続されているとする。そして
、ある時刻からＭＡＵ（５０１）から信号を送出し、こ
の信号の先頭が時刻ｔｌ後にＭＡＵ（５０３）の直前に
到来するものとする。この時、Ｗ田（５０３）から信号
の送出を開始すると、上りの伝送路（５０５）上で衝突
が生じる。そして、時間Ｃ１後に、この衝突した状態が
ＭＡＵ（５０３）　（又はＭＡＵ　（５０１）　ＶＣ到
来スル。すルトΔｉＡＵ　（５０３）では、最大の場合
時開ｔｄを要し、衝突を検出する。結局、伝送路（５０
５）上で衝突が生じてから、ＭＡＵ　（５０１）、（５
０３）で衝突が検出される迄には、最大（２ｔ１＋ｔｄ
）だけの時間を要することになる。

次に、ＭＡＵ　（５０１）、（５０３）が接続される情
報処理装置から衝突検出を見ると、データ送出金してい
る間に衝突検出を通知されないと、衝突検出は意味のな
いものとなってしまう。例えば、データ送出終了後に衝
突の検出を知らされても、どのデータに対する衝突なの
か情報処理装置には知りようがない。そこで衝突検出結
果の通知は、デ７タ送出の間に情報処理装置に対してな
される必要かめる。これを言い換えると、最小パケット
の送出時間ｔｐに対して、ｔｐ≧２ｔｌ＋ｔｄという条件を満たさなければならないことになる。

ところで、システムにおいて、ｔｐｉｄＪ宜設定される
。すると、ｔｄと１１がシステムにおいて選択されるこ
とになる。しかるに、上記のような場合、ｔｄが非常に
大きくなる訳でｓ　　ｔｘを小さくせざるを得ない。ｔ
ｌは、システムのネットワーク長を意味しており、衝失
検出ＩＣ要する最大時間が長い場合ネットワーク長を短
くしなければならないことになる。これでは、ネットワ
ークの適用や置載が狭くなり、Ｃ８ＭＡ／ＣＤ方式のネ
ットワークに拡張性に欠け、又、高価なものとなってし
まった。

〔発明の目的〕

この発明は以上の欠点を除去し、衝突検出が確実にかつ
短時間で行える情報伝送方式を提供することを目的とす
る。

〔発明の概要〕

この発明は、伝送路に＆数の情報処理装置を並　　　゛
列的に接続きせ、この伝送路により情報処理装置間でデ
ータ伝送を行い、伝送路上で信号が衝突したなら、情報
処理装置からの信号の送出全禁止する情報伝送方式にお
いて、情報処理装置からの有効な信号の送出に先立ち出
力′２！れるグリアンプル中にランダムデータを配置す
ることを特徴とする。

〔発明の効果〕

この発明によれば、プリアンプル中にランダムデータが
配置されているので、伝送路上で信号が衝突すれば、異
なるビットの衝突となり、衝突検出がる１実に、しかも
非常に短時間で行える。

〔発明の実施例〕

欠ｌこ、この発明の実施例を図面に従って説明する。

この実施例では、衝突検出方式としてビート信号レベル
検出方式を用いている。このビット信号レベル検出方式
は、伝送路上で周波数変調されたデータの衝突が生じる
と、衝突しているデータビットのちがいによりビートが
現われることを利用したものである。

具体的には、伝送路上からの受信信号をＭＡＵにおいて
検出し、そのレベルが衝突がない通常のレベル（単一の
ＭＡＵから伝送路上にデータが送出されている場合のレ
ベル）よりも有意に大きい、あるいは小さいものである
か否かを検出することによって衝突を検出している。こ
の場合、受信後一定時間内での零レベル（又は所定閾値
以下）の検出であればやはり衝突検出が可能であること
が本発明者等により考察されている。

さて、このようなピット信号レベル検出方式を用いたＣ
　Ｓ　ＭＡ／ＣＤ方式でのネットワークにつ・いて説明
する。このネットワークは、第３図に示されるように送
信線ｆ１３１．受信線（１つ、方向性結合器からなるヘ
ッドエンド＋１７）より偶成される搬送帯域伝送路αυ
を含む。この搬送帯域伝送路ａυにはＭＡＵ　ｕ’Ｊを
介して情報処理装置（同図には示さない。父、以下ＤＴ
Ｅと略す。）を接続する。

このようなネットワークにおいて、第２図に示されるよ
うに、ＤＴＥ（２１１及びＭＡＵσ９との間でのデータ
のフォーマットは、通常の基底帯域でのＣ３Ｍ／ＣＤ方
式での）オーマットと同一であって、従来例で示した第
　図と同一である。このデータを、ＭＡＵ　（１’Ｊは
、第１図に示されるようなフォーマントに変更して伝送
路（ｌυ上に送出する。このフォーマットは、先頭が１
６ビツトのプリアンプル、絖いて３２ビツトのシード（
Ｓｅｅｄ）、　８ビツトのプリアンプル、８ビツトのＳ
ＦＤ　、そしてデータというものである。明らかなよう
に、従来例との相違点は、プリアンプルの中間にシード
が設けられていル点である。

このシードは３２ビツトから成るランダムデータである
。このランダムデータは各ＭＡＵ　（Ｉ！Ｊでのデータ
の送出の度に設定きれるので、伝送路（１１１上でデー
タが衝突した際に、ビットの相違が必ず生じる点が重要
である。この相違は、本実施例でのビット信号検出によ
って、衝突として検出される。

又、ビット照合方式でも同様に検出される。シードの挿
入される位置は第１図に示されるフォーマットにおいて
先頭でもよいし、ＳＦＤの直前アもよい。第７図に示さ
れる従来のフオマットで示すと、プリアンプル中のいず
れかの領域であればよいこととなる。

では次に、ＭＡＵｕ→の具体的猶成について説明する。

ＭＡＵ　（１’Ｊは大別して送信系と受信系とから成る
。

ここで送信系は、ＡＵＩ　（Ａｔｔａｃｈｍｅｎｔ　Ｕ
ｎｉｔ　Ｉｎｔｅｒ−ｆａｃｅ　）ケーブル（図示しな
い）を介してＤＴＥ　（２１）から供給されるデータを
伝送路αυ上に送出する系でめる。逆に、受信系は伝送
路ｑυ上のデータをＡＵＩケーブルを介してＤＴＥ　（
２υに送るものである。

まず、送信系について説明する。第４図に示されるよう
に、ＤＴＥｆ２υから供給される信号は、マンチェスタ
ー符号化された信号（Ｍａｎｃｈｅｓｔｅｒ　Ｃｏｄｅ
ｄＳｉｇｎａｌ）である。この送信系では、このマンチ
ェスター符号をＮＲＺ（Ｎｏｎ−Ｒｅｔｒｕｎ−ｔｏ−
Ｚｅｒｏ）符号と変換すると共にチータフオーマットを
変換する。

ＤＴＥ　（２１）から供給される信号は、第１の回路０
Ｑに供給きれる。この第１の回路Ｃ）３は、入力される
マ″”″−符号イヒ信号を０符号イヒｙ’−ｆｉ　ＶＣ
変　　愉換する。同時に、プリアンプルとして送出され
た　ツ１１係号がクロック成分を担持したマンチェスタ
ー符号化データであるから、この入力データ（プリアン
プル）よりクロック成分を袖出し、クロック信号を出力
する。本弁明表者の実験によると、現状のディジタルＰ
ＬＬ（Ｐｈａｓｅｄ　Ｌｏｃｋｅｄ　Ｌｏｏｐ）を用い
れば１０ビット以内にロック可能となる。更にこの第１
の回路１２３）では、入力信号のレベルから、信号が入
力されているかを見る。信号が入力されていると検出さ
れたなら、データ存在信号（ＤａｔａＰｒｅｓｅｎｃｅ
　Ｓｉｇｈａｌ）を出力する。この出力は、コントロー
ラ關に供給され、コントローラ□□□ｖｃ動作を指示す
る。

一方、Ｎ’ＲＺ符号に変換された信号は、　ＳＦＤ検出
器（５）及びメモ’Ｊ　２１　Ｋ供給される。第１の回
路１２四から出力され廐符号化信号は、そのフォーマン
トがシ（７図に示されるとむりである。そこでＳＦＤ検
出器（２７）において、ＳＦＤを形成する物足パターン
と入力廐符号化信号とを比較し、一致したなら、検出信
号をコントローラ（至）に送出する。

この係号を受けて、コントローラ□□□から、メモリ書
き込み許可信号（ＦＩＦＯＩｎｐｕｔ　Ｅｎａｈｌｅ）
　を出力する。この信号はＡＮＤゲートぐ３υにてクロ
ック係号とのアンド演算を施した後、メモリ咀に供給す
る。

メモリ（２９は、この信号を受けて後、第１の回路ｅり
の出力信号ヲ紀憶していく。このメモＩＪ　ｃ２９１は
、フォーストインフォースドアウド（Ｆｉｒｓｔ−Ｉｎ
　ＦｉｒｓｔＯｕｔ）のメモリである。こうして、この
メモリ器には、＠７図に示されるデータの部分が記憶さ
れている。

前述のデータ存在信号が出力された後、８ビツトタイム
（１ピツトタイムは、この系の動作を規定するクロック
毎号幅）遅れて送出許可信号（Ｐｒｅａｍ−ｂｌｅ、　
ｅｔｃ、　　５ｅｎｄ　ｅｎａｂｌｅ）がコントローラ
Ｑ９からジェネレータＧ〜に供給される。ジェネレー　
　−タ鰻ば、第１図に示すようなプリアンプル１６ビツ
ト、８ビツトを曲もって記憶しておき、前記の許可信号
によって呼び出す。

同時に、ランダム信号発生器（図示しない）ＶＣより３
２ビツトのランダムを生成させ、１６ビソトのプリアン
プル、３２ビツトのランダムデータから成るシード、そ
して８ビツトのプリアンプル、８ビツトのＳＦＤという
順序で出力する。

この出力は、ＯＲゲート３つにおいて、メモ！Ｊ’０９
）との出力とのＯＲがとられる。この段階では、メモリ
四からの出力はなく、ジェネレータ關の出力が、そのま
まＯＲゲート１３５）の出力となる。ＯＲゲート６９の
出力は、Ｅｘｃｌｕｓｉｖｅ−ＯＲゲー）　（３７）、
ＯＲケート（３）を介して出力端（４Ｉ）へ向かう。Ｆ
ｊｘｃｌｕｓｉｖｅ−ＯＲゲート（３Ｄの出力は所定段
数のシフトレジスタ６＋３１に人力され、このシフトレ
ジスタｔｉ：ｉの１８８番目び２３番目のタップの出力
がＥｘｃｌｕｓ　１ｖｅ−ＯＲゲート（個、仄ゲートｔ
＝１５）　ｅ介し、Ｍｉｌ述のＥｘｃ　ｌ　ｕｓ　１ｖ
ｅ−ＯＲゲート６７）の１山入力となっている。なお、
ＡＮＤゲート（４！ＩＩの低入力は、コントローラ（ａ
からのスクランブル許可信号（Ｓｃｒａｍｂｌｅ　Ｅｎ
ａｂｌｅ）である。このスクランブル許可信号は、この
段階ではＩＩＬＯｗｌｌである。

又、ＯＲゲート陣の低入力は、コントローラーからの出
力許可（Ｍ　号（Ｏｕｔｐｕｔ　Ｅｎａｂｌｅ）であり
、送出許可信号（Ｐｒｅａｍｂｌｅ　ｅｔｃ、　５ｅｎ
ｄ　Ｅｎａｂｌｅ）が”Ｈｉｇｈ”となると同時に、”
Ｌｏｗ”　（アクティブ）とりる。

よって、この段階では、ジェネレータ關の出力がそのま
まＯＲゲート困の出力となり、伝送路Ｑｌｌ　Ｋ送出さ
れる。

ざて、ジェネレータ峙からプリアンプルを送出し始めて
から、すなわち、コントロー９　（２Ｓから送出許可信
号（Ｐｒｅａｍ−ｂｌｅ　ｅｔｃ、　５ｅｎｄ　Ｅｎａ
ｂｌｅ）が出力されてから６４ピントタイム経過すると
、コントローラＧは、読み出し許可信号（ＦＩＦＯ０ｕ
ｔｐｕｔ′ＦＪｎａｂｌｅ）及びスクランブル許可信号
（ＳｃｒａｍｂｌｅＥｎａｂｌｅ）を共に”Ｈｉｇｈ″
′とすると同時に、送出許可信号（Ｐｒｅａｍｂｌｅ　
ｅｔｃ、　５ｅｎｄ　Ｅｎａｂｌｅ）を’　Ｌｏｗ　”
とする。すると、１ずハのゲート（４７）の、低入力で
あるクロック信号がメモリ翰に、読み出しクロックとし
て供給される。これによって、メモリ＠に最初に記憶さ
れたデータから順に読み出されていく。

又、ジェネレータ曽からの出力は糸上される。よって、
ＯＲゲー１の出力はデータに対応した信号となる。

次に、スクランブル許可信号（Ｓｃｒａｍｂｌｅ　Ｅｎ
ａｂｌｅ）が’Ｈｉｇｈ’　ｆｃ数設定れたことにより
、Ｅｘｃｌ　ｕｓ　ｉｖｅ　−％ＯＲゲー、（４，。６
カｆＪＬ　Ｅｘａ　ｌ　ｕｓ　１ｖｅ−ＯＲヶ−ｈｃｍ
ｏ他　　　°、１入力となる。さて、２３段から成るシ
フトレジメタ（４３１には、データが供給される前に、
６４ピントのプリアンプル、シード、　ＳＦＤが供給さ
れていた。そして、データが、シフトレジスタ（ハ）に
供給される１ビツトタイム前には、第５回に示されるよ
うＫ　ＳＦＤ　８ビツト、この直前のプリアンプル８ピ
ツト、そしてこの直前のシード７ビツトが記憶されてい
る。これは、シフトレジスタ（４３１のシフト方向を考
慮すれば容易に理解される。

この直前までは（データの第１ビツト目がシフトレジス
タ（４３１に入力される前までならスクランブル許可信
号（Ｓｃｒａｍｂｌｅ　Ｅｎａｂｌｅ）は’Ｌｏｗ”で
あり、Ｅｘｃｌｕｓｉｖｅ−ＯＲゲート（４４１の出力
は何の働きもしていない訳で、シフトレジスタ旧は、第
５図に示されるように初期設定されるのと等しい。これ
は、データ伝送において非常に重要なことであり、留意
する必要がある。これについては後述する。

このようにして主にシードによってランダムに初期設定
されたシフトレジスタ（４３に対し、おりランプル許可
伯号が’Ｈｉｇｈ’″になるシフトレジスタ（４り％　
Ｅｘｃｌｕｓｉｖｅ−ＯＲゲー）　Ｃ３７）　、　＋４
４１によりスクランブラが形成される。これは周知のよ
うにＭ系列を構成したものとなる。よって、Ｅｘｃｌｕ
ｓｉｖｅ−ＯＲゲート０７）の出力は、データをスクラ
ンブルしたものとなり、多くの場合データから規則性が
除去される。

これは、周知のように鼠符号化信号がクロック成分を持
たず、Ｍα符号におけるクロック再生が庖符号化信号の
エツジ検出により実行されることを考慮したためである
。

ここで、前述のシフトレジスタ（４３１の初期値設定に
ついて説明すると、スクランブラという処理が単に、入
力データとランダムデータとの排他的論理和を取ること
なので、場合によってはＩｔＨｔ　ｇｈ　７１又は”’
ＬＯＶｌ”の同一状態が継続する恐れがあり、その時に
はクロック再生が不能となってしまう。しかし、この・
実施例のようにデータを送出するたびに、シードとして
ランダムデータを設定しているので、このような危険性
は大幅に減少する。こうしてＮＲＺ符号化信号は、スク
ランブルが施されて伝送路ａＵへ出力されｌｂ、。

次に、エンドオブフレームの検出について盾、明する。

この実施例では、　ＳＦＤの後継のデータが８ピット単
位で管′Ｉ５Ｊすれることを利用している。すなわち、
データ存在催奇（ｄａｔａ　ｐｒｅｓｅｎｃｅ　ｓｉｇ
ｎａｌ）が”Ｈｉｇｈ’″から°’Ｌｏｗ”に変化する
着でに、コントローラ（ハ）において８ピット単位の数
、すなわちオフテラ）　（ｏｃｔｅｔ）数ｍを計測する
ことｌこよって、送信するデータ長か８Ｘｍビットであ
ることがわかる。よって、メモリＣＩ！９１からのデー
タの読み出しを監視し７、読み出し許可信号（ＦＩＦＯ
０ｕｔｐｕｔ　Ｅｎａｂｌｅ）が’Ｌｏｗ”から”Ｈｉ
ｇｈ”になってから読み出しクロッ数を計数し、その数
が８Ｘｍ個になったらフレームの送出は完了したとみな
し、ａ＋出し許可信号（ＦＩＦＯ０ｕｔｐｕｔ　Ｅｎａ
ｂｌｅ）を”Ｌｏｗ”に同時に出力許可信号（ＯｕｔＴ
）ｕｔ　Ｅｎａｂｌｅ）を″）ｆｉｓｈ”に設定する。

尚、同様のオクテツト調整を受信側でも行なう場合、送
信側でのオクテツト調整は必ずしも必要ではない。

更に、パケットにおけるフレームの％ｉｔ　（ｅｎｄ−
ｏｆ−ｆｒａｍｅ）の検出は、ＡＵＩを介して送られて
くるマンチェスター符号化されたパケットの最後が、２
ビツトタイム以上”Ｈｉｇｈ”状態を継続したことを検
出することによって行われているので、第１の回路（９
階から出力されるデータ存在信号（ｄａｔａｐｒｅｓｅ
ｎｃｅ　ｓｉｇｎａｌ）が’Ｈｉｇｈ”からＩＩＬｏｗ
７１に変化するタイミングは、パケットの真の最終ピッ
トより２乃至３ビツトタイム遅れることになる。しかし
、この遅れはオクテツト単位でデータ長を管理し、ジェ
ネレータ關からのプリアンプルの送出をデータ存在信号
（ｄａｔａ　ｐｒｅｓｅｎｃｅ　ｓｉｇｎａｌ）に対し
８ビットタイム遅らせているので、吸収される。

この８ビットタイム遅れてプリアンプル等を送出させる
ことによって、ＡＵＩを介して送出されるプリアンプル
が何らかの原因で所定の５６ビツトとは異なるピット数
であっても、鼠において補うことができる。例えば、５
６ビツトより７ビツトまで長いプリアンプルであっても
、プリアンプルの供給時から（５６＋７）ピットタイム
までにＳＦＤが検出されれば、データがメモリ（ハ）に
記憶ざ　　藝１６．）ア、ッ、イア−２ｏゆカ１．。５
６イ７、。７．”・１′リアンプル、シード、等の送出
に引き続き、過不足なくデータが送出できる。同様に、
ＡＶＩがらのプリアンプルが５６ビツトよりも短くとも
、メモ＋７　Ｑ鴎の存在により何ら支障は生じない。

以上が送信系の回路構成であるが、このような回路構成
によって得られ、伝送路αυ上に送出される信号は、５
Ｇ１図に示されるとむりにプリアンプル１６ビツト、３
２ビツトのランダムデータから成るシード３２ビツト、
プリアンプル８ビツト、５ＦＩ）　８ビツト、そしてス
クランブルされたデータというフォーマットになってい
る。このような信号のうち、（］６＋８）ピットのプリ
アンプルは、各■ひ、Ｕｔ１９において同一である。し
かし、ランダムデータであるシードはＭＡＵ　（１１リ
ンクレベル（ｌｉｎｋｌｅｖｅ’ｌ）で１０　以下であ
る。よって、衝突検出をし損なう確率も１０−９以下で
めればよい。そこで（０，５）ｎ≦Ｉ　Ｏ−９となるようにｎを定めればよい。ここでは、ｎ≧３０と
なる。

以上から明らかなように、ビットエラーレートが１０−
９以下である場合には、ｎ≧３０ビットのランダムデー
タをプリアンプル内に付加することにより、従来例で扱
ったような場合であっても、プリアンプルを送出してい
る間に、確実に衝突検出が行える。よって、伝送路長も
長くとれ有効なネットワークが形成される。

次に、受信系について第６図に従って説明する。

伝送路０υから図示しないＭＳＫ　（Ｍｉ　ｎ　ｉｍｕ
ｍ　−ｓ　ｈ　ｉ　ｆ　ｔｋｅｙｉｎｇ）復調器より送
ら几スクランブルされた庖符号化信号は、クロック再生
回路却及びシフトレジスタ關に供給される。クロック再
生回路らυでは、魔符号化信号からクロック催奇を再生
し、メモリ（７ηへデータを沓き込むタイミングとする
。

一方、復調器において、キャリアの検出がなされたら、
復調器からのキャリア存在信号（Ｃａｒｒｉｅｒ　ｐｒ
ｅｓｅｎｃｅ　ｓｉｇｎａｌ）がｕＨｉｇｈ”　ｆ／Ｃ
設定ｇａコントローラ霞に供給される。これは鼠の入力
開始と略同時である。このタイミングから８ビツトタイ
ム（１ビツトタイムは受信系での動作クロック信号幅に
相当する。）遅れて、コントローラ１６５）からはジェ
ネレータ６ηに対し送出許可信号（Ｐｒｅａｍｂｌｅ　
ｅｔｃ、　５ｅｎｄ　Ｅｎａｂｌｅ）が”Ｈｉｇｈ″′
　に設定される。これｔ受けて、ジェネレータ（６″ｒ
Ｉから前もって記憶されているプリアンプル、　Ｓｌｉ
’Ｄが出力される。この時のプリアンプル等は、第８図
に示すようＶＣ従来と同一のパターンであって、シード
は含１れない。ＤＴＥにとっては第７図に示すフォーマ
ットのみが許されるからである。この時、コントローラ
（６ηからは出力許可信号（Ｏｕｐｔｐｕｔ　Ｅｎａｂ
ｅｌ）が°“Ｌｏｗ’″に設定され、ジェネレータ（６
７）からのプリアンプル等がＤ”Ｌ’Ｅに対して出力毎
に異なる確率が非常に高く、又、デニタの送出の度ＶＣ
変化している。よって従来例で示したように、伝送路θ
υ上での衝突が生じた場合であっても、このシード同士
（又はプリアンプルとシード）では、ビットの異なりが
生じて（Ｑる。よって、衝突が検出される。

これを定、量的に扱う。従来の計５６ビツトのプリアン
プルの内に、ｎビットのランダムデータが含１れでいる
場合を考える。このとき、衝突した相手の信号との間で
ｎビットのランダムデータが全て一致する。すなわち、
１ピツトたりとも食い違わない確率は、　　（０，５）
ｎとなる。これは、衝突検出をし損なう確率と見ること
ができる。

ここで、＠突をしているにもかかわらず、この衝突を検
出し損なう確率が、ビットエラーレート相轟以下であれ
ば、衝突検出が完全に達成されたとみなしても事実上側
の問題もない。逆に、この確率をピットエラーレートよ
りはるかに低くしなければならない理由は何もない。

今、要求されているピットエラーレートは、されていく
。

ざて、コントローラ・（至）に対するキャリア存在信号
（Ｃａｒｒｅｉｅｒ　Ｐｒｅｓｅｎｃｅ　Ｓｉｇｎａｌ
）が、ｕＨ１ｇｈ″になってからＳＯビットタイム後に
、コントローラ１６９からＳＦＤ検出器（Ｇ（ト）に対
し検出命令信号（ＤｅｔｅｃｔｉｏｎＷｉｎｄｏｖｒ）
が”Ｈｉｇｈ”にセットされる。これは、ＳＦＤを検出
するために所定期間だけＳＦＤ検出器（６！Ｊｌを動作
させるものでろって、ＳＦＤ検出器６９ば、シフトレジ
スタｆ６３１の内容を所定のパターンと比較している。

所定のパターンは、予じめ用憲すれたビット　　　ゝ廖
パターンで、その時刻でのシフトレジスタ（６３１の内
容が全てこのビットパターンを一致したら、ＳＦＤ検出
信号をｔｏＨｌｇｈ　＃とじコントローラ１６５１に出
力する。Ｄｅｔｅｃｔｉｏｎ　Ｗｉｎｄｏｗを設けるの
は、ビットパターンがＳＦＤ以外に偶然出現する可能性
があり、これとの一致を避けるためである。

ディスクランブラは、シフトレジスタ１６３１、Ｅｘｃ
ｌｕｓｉｖｅ−ＯＲゲートσυ、　（７３）、に０ゲー
ト（７９から構成される。これは受信系でのスクランブ
ラと同−ｍ成である。尚、このスクランブラディスクラ
ンブラは前述のＳＦＤ検出信号がｕＨｔ　ｇｈ　ＩＩに
なったらコントローラ唾はディスクランブル許可信号（
Ｄｅｓｃｒａｍｂｌｅ　Ｅｎａｂｌｅンを（ｌＨ１ｇｈ
′７に設定する。ここで、この許可信号が’Ｈｉｓｈ”
になる迄は入力信号がシフトレジスタ曽内をシフトして
いき、余分ものをたれ流していくに過ぎない。許可信号
（Ｄｅｓｃｒａ、ｍｂｌｅ　Ｅｎａｂｌｅ）が′ａ、ｇ
ｈ　７１に設定てれたなら、ディスクランブラが動作す
る。すなわち、氏ゲートｒｒｓが開くことになる。この
時のシフトレジスタ卵の内容は、レジスタ（６：りの出
力端側から入力端に向けて７ビツトのシード、８ビツト
のプリアンプル、８ビツトのＳＦＤである。

こうして、　Ｅｘａ　１　ｕｓ　１ｖｅ−ＯＲゲートｊ
７３からはディスクランブルされたＮＲＺ符号化信号が
得られるが、前述のディスクランブル許可信号（Ｄｅｓ
ｃｒａｒｎｂｌｅＥｎａｂｌｅ）が’Ｈｉｇｈ’になる
のと同時ｖＣ、コントローラ０５１からの書き込み許可
信号（ＦＩＦＯＩｎｐｕｔ　Ｅｎａｂｌｅ）が”Ｈｉｇ
ｈ”に設定される。これによって、Ｅｘｃｌｕｓｉｖｅ
−ＯＲゲート（ｒ３から鼠形式のデータが出力されるの
と同時に、メそすσでｌＣ省き込みクロックがＲ■ゲー
ト囮を介して供給される。メモ１月７７１は、定格系と
同様にファーストインファーストアウト（Ｆｉｒｓｔ−
ＩＮ−Ｆｉｒｓｔ−Ｏｕｔ　）のメモリであって、デー
タが順次記憶されていく。

続いて、送出許可係号（Ｐｒｅａｍｂｌｅ　ｅｔｃ−８
ｅｎｄＢｙｎ　ａ　ｂ　１　ｅ　）が”Ｈｉｇｈ”に７
’１つでから６４ビツトタイム経過後、すなわち、ジェ
ネレータ（６７）からＳＦＤが全て送出された時、この
送出許可係号（Ｐｒｅａｍｂｌｅｅｔｃ、　５ｅｎｄ　
Ｅｎａｂｌｅ）を’Ｌｏｗ”に読み出し許可信号（ＦＩ
ＦＯ０ｕｔｐｕｔ　Ｅｎａｂｌｅ）　ｋ″’Ｈ４ｇｈ”
にそれぞれ設定する。

このような設定によって、仄ゲートいＤを介して読み出
しクロックがメモリ（７７１に供給され、古いデータか
らｊ偵仄読み出されると同時に、ＯＲゲート役の出力が
、５６ビツトのプリアンプル、８ビツトのＳＦＤに引き
続いてデータとなる。このフォーマットは、第７図に示
されるものとなる。

ＯＲゲート＆りの出力は、　ＮＲＺ　（データ出力に対
してにディスクランブルされている。）符号化信号であ
って、エンコーダ幻においてマンチェスター符号化が施
される。この後、　ＯＲゲート（８７）を介してＡＩＵ
、ＤＴＥに出力される。なお、ＯＲグー）ｉ８ηの個入
力は出力許可信号（Ｏｕｔｐｕｔ　Ｅｎａｂｌｅ）であ
って出力時に°“Ｌｏｗ’″無出力時に、パＨ１ｇｈ″
に設定される。

以上のような受信系において、プリアンプルの送出は、
キャリア存在信号（Ｃａｒｒｉｅｒ　Ｐｒｅｓｅｎｃｅ
Ｓｉｇｎａｌ）　カ’Ｈｉｇｈ”　ＩＩＣ’ｌ−）たの
を供出されてから８ビツトタイム遅れているので、通常
メモリ＋７７）には、　ＳＦＤの後のデータが８ビツト
分（クロック再生が数ビツトタイム分遅れれば、更に数
ビット分）妥き込まれている。よって、プリアンプル等
の送出後、メモリσηに読み出しクロックを供給する際
にはメモ９０９円には何かしらのデータが記憶されてい
ることｌｌ′ｃなる。

次に、フレームの終端（ｅｎｄ−ｏｆ−ｆｒａｍｅ）の
恢出について説明する。その方法は送信系と同一であっ
て、ＳＦＤの後のデータが８ビツトの整数倍になってい
ることを利用して行われる。すなわち、　　５ＦＩＤを
検出してからキャリア存在信号（Ｃａｒｒｉｅｒｐｒｅ
ｓｅｎｃｅ　ｓｉｇｎａｌ）が”）ｉｉｇｈ”から’−
Ｌｏｗ”ＩＣｉ化するまでのオクテツト（Ｏｃｔｅｔ）
数ｍを、コントローラ（６ω内で計測することによって
、受信したデータ長が８Ｘｍビットであることを知る。

したがって読み出し許可信号（ＦＩＦＯ０ｕｔｐｕｔ　
Ｅｎａｂｌｅ）を”Ｈｉｇｈ”に設定してから８Ｘピツ
トタイム後に、この信号（ＦＩＦＯ０ｕｔｐｕｔ　Ｅｎ
ａｂｌｅ）　ｆ　”Ｌｏｗ”にすると同時に、出力許可
信号（Ｏｕｔｐｕｔ　Ｅｎａｂｌｅ）を”Ｈｉｇｈ’″
とすればよい、、ｖ又、ヤヤリア存在信号（Ｃａｒｒｉｅｒ　Ｐｒｅｓｅｎ
ｃｅ　　　　　Ｍ’Ｓｉｇｎａｌ）は、　Ｒｆ倍信号オ
ン・オフスイッチの特性から通常最終ビットの送出より
、２乃至３ビツトタイム遅れることになる。しかし、こ
の遅れは、オクテツト単位でデータ長を計測し、がっ、
プリアンプルを受信時より８ビツトタイム連らせて出力
させているので吸収される。なお、受信したＭ辺符号化
信号から再生したクロックとは独立に、ＭＡＵ　ｕＪ内
でＩＥＥＥ８０２−３ｓｔａｎｄａｒｄ　ＶＣ合致する
精確なりロックを生成し、このクロックをメモリｑ７）
の読み出しクロック等に用いれば、データからジッタが
除去され、良質な出力を得ることができる。

送信系についても同様である。

以上この弁明の実施例について説明したが、この究明は
、これらの実施例には何ら限定されない。

例えば、信号衝突方式は、ビート信号衝突方式に限定さ
れず、ビット照合方式でも拘わない。又、ランダムデー
タの発生方法も何ら限定されない。

又、伝送路は一対の伝送路でも良いし、二本の伝送路を
筒波数分割してもよい。更にハードウェア４成も、自由
ＶＣ，変、更しつるものである。

【図面の簡単な説明】

５ｊ’＋　１区は、この蛇明の実施例でのＴｈＴＡＵか
ら伝送路に送出される信号のフォーマットを示す図、第
２図及び第３図は、一実施例に係わるネットワークを示
す図、第４図はＩＶＩＡＵの送信系を示す図、第５図は
、第４図に示されるシフトレジスタｆ４３）の初期値設
定を示す図、弔６図は第４図のＭＡＵの受信系を示す図
、第７図は、従来及びＤＴＥ　（！：界、Ｕ図の信号の
フォーマットを示す図、第８図に第７図に示される信号
のうち、データに相轟する領域の最初を示す図、化９図
は従来技術の欠点を説明するための′図である。１９・・・ＭＡＵ２１・・・　ＤＴＥ２９・・・メモリ３３・・・ジェネレータ４３・・・シフトレジスタ代理人　弁理士　則　近　意　佑（ほか１名）図面の浄書（内容に変更なし）第を図第２図第３図第５図第７図第８図第９図Ｊ　　　〕Ｓρ１５θ）手　続　補　正　仔（方式）８１６ぴ２．夕０８

Claims

【特許請求の範囲】

（１）伝送路に対して接続された複数の情報処理装置間
で前記伝送路を介したデータ伝送を行うに際し、前記情
報処理装置の信号の衝突を検出する手段と、その手段に
より衝突が検出されたなら、前記情報処理装置からの信
号の送出を禁止する手段を備える情報伝送方式において
、前記情報処理装置からの有効な信号の送出に先立ち出
力されるプリアンプル中にランダムデータを配置するこ
とを特徴とする情報伝送方式。
（２）ランダムデータをプリアンプル中に挿入すること
を特徴とする特許請求の範囲第１項記載の情報伝送方式
。
（３）ランダムデータをプリアンプルの先頭に配置する
ことを特徴とする特許請求の範囲第１項記載の情報伝送
方式。
（４）ランダムデータのビット長は、伝送路のビットエ
ラーレート相当以下となる確率で、衝突した複数信号間
の内容が一致することを特徴とする特許請求の範囲第１
項記載の情報伝送方式。
（５）衝突を検出する手段は、異なる情報処理装置から
の信号の相違に基づいて前記検出を行うことを特徴とす
る特許請求の範囲第１項記載の情報伝送方式。
（６）衝突を検出する手段は、情報処理装置が送信した
信号及び受信すべき信号とを比較する手段を備え、この
手段により信号の一致がないことを検出した時、前記衝
突と判定することを特徴とする特許請求の範囲第１項記
載の情報伝送方式。
（７）衝突を検出する手段は、情報処理装置が受信すべ
き信号にビートが生じたことを検出する手段から構成さ
れることを特徴とする特許請求の範囲第１項記載の情報
伝送方式。
（８）情報処理装置及び伝送路間にメディアム・アタッ
チメント・ユニットを設け、このメディアム・アタッチ
メントユニットは、前記情報処理装置で扱う信号の形態
と前記伝送路上での信号の形態との変換を行うと共に、
前記伝送路が複数の信号により占有されることを検出す
ることによって、衝突を検出することを特徴とする特許
請求の範囲第１項記載の情報伝送方式。
（９）メディアム・アタッチメント・ユニットは送信系
及び受信系とを備え、その送信系は、ランダム信号列を
発生させるランダムデータ発生手段と、このランダムデ
ータ発生手段によるランダム信号列を情報処理装置から
のプリアンプルを構成する信号の一部と入れ換える手段
と、この手段によって得られたプリアンプルに続き、有
意な信号を伝送路に送出する手段とを備えることを特徴
とする特許請求の範囲第１項記載の情報伝送方式。
（１０）受信系は、伝送路からの信号を受信する手段と
、この手段による信号中のプリアンプルに相当する信号
を情報処理装置に適したプリアンプルとする手段と、こ
の手段によって得られたプリアンプルに続き、有意な信
号を情報処理装置に送出する手段とから成ることを特徴
とする特許請求の範囲第８項記載の情報伝送方式。
（１１）送信系は、有意な信号をスクランブルするスク
ランブラを有し、このスクランブラでのスクランブルの
態様をランダムデータ発生手段からのランダムデータに
よって初期設定することを特徴とする特許請求の範囲第
９項記載の情報伝送方式。
（１２）受信系はスクランブルされた信号を複号するデ
ィスクランブラを有し、このディスクランブラでの複号
の態様の初期設定を受信信号のプリアンプル中のランダ
ムデータにより行うことを特徴とする特許請求の範囲第
１０項記載の情報伝送方式。