JPS61645U - デイジタル演算回路 - Google Patents
デイジタル演算回路Info
- Publication number
- JPS61645U JPS61645U JP8191084U JP8191084U JPS61645U JP S61645 U JPS61645 U JP S61645U JP 8191084 U JP8191084 U JP 8191084U JP 8191084 U JP8191084 U JP 8191084U JP S61645 U JPS61645 U JP S61645U
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic circuit
- digital arithmetic
- addition
- subtraction
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は、アナログ的飽和特性を説明するための図、第
２図は、本考案によるデイジタル演算回路の要部の一例
での回路構成を示す図である。 １・・・オーバフロー（ＯＶＦ）検出回路、２・・・ア
ンダーフロー（ＵＤＦ）検出回路、４・・・アップダウ
ンカウンタ、１１・・・最大最小値設定回路。
２図は、本考案によるデイジタル演算回路の要部の一例
での回路構成を示す図である。 １・・・オーバフロー（ＯＶＦ）検出回路、２・・・ア
ンダーフロー（ＵＤＦ）検出回路、４・・・アップダウ
ンカウンタ、１１・・・最大最小値設定回路。
Claims (1)
- 加減用演算回路が複数直列的に接続されてなるデイジタ
ル演算回路にして、演算中オーバフロー、もしくは、ア
ンダーフローが生じた加減用演算回路の数を検出する手
段を設け、該手段によって最終段加減用演算回路出力、
最大値、最小値の何れかを選択出力する構成を特徴とす
るデイジタル演算回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8191084U JPS61645U (ja) | 1984-06-04 | 1984-06-04 | デイジタル演算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8191084U JPS61645U (ja) | 1984-06-04 | 1984-06-04 | デイジタル演算回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61645U true JPS61645U (ja) | 1986-01-06 |
Family
ID=30629140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8191084U Pending JPS61645U (ja) | 1984-06-04 | 1984-06-04 | デイジタル演算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61645U (ja) |
-
1984
- 1984-06-04 JP JP8191084U patent/JPS61645U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61645U (ja) | デイジタル演算回路 | |
| JPS5851400U (ja) | 零交差点検出回路 | |
| JPS5956845U (ja) | カウンタ回路 | |
| JPS5923853U (ja) | マイクロコンピユ−タのインタラプト回路 | |
| JPS60104942U (ja) | 最大値または最小値検出装置 | |
| JPS5950115U (ja) | スイツチング形増幅器の保護回路 | |
| JPS5980858U (ja) | 開平演算器 | |
| JPS58149822U (ja) | フリツプ・フロツプ回路 | |
| JPS5927632U (ja) | Ａ／ｄ変換器 | |
| JPS5940935U (ja) | デイジタル演算装置 | |
| JPS59159060U (ja) | デジタル信号抽出回路 | |
| JPS59117974U (ja) | 測定モ−ド切り換え回路 | |
| JPS5881655U (ja) | 比較回路 | |
| JPS60127560U (ja) | デジタル表示付電圧計 | |
| JPS6119859U (ja) | 診断回路 | |
| JPS5960570U (ja) | Ａｄコンバタを用いた計測回路 | |
| JPS5846193U (ja) | 論理入力回路 | |
| JPS58123626U (ja) | Ａ／ｄ変換器ノイズ除去装置 | |
| JPS5817568U (ja) | レベルメ−タ装置 | |
| JPS59140535U (ja) | 浮動小数点方式アナログ・デイジタル変換器 | |
| JPS5816564U (ja) | ヒステリシス回路 | |
| JPS5914449U (ja) | 同期信号入力回路 | |
| JPS5920731U (ja) | デイジタルｉｃ | |
| JPS59187621U (ja) | グラブバケツトの過つかみ検出装置 | |
| JPS5963513U (ja) | 検波回路 |