JPS61646U - 小型電子式計算機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】

図面は本考案の一実施例を示すもので、第１図は本考案
の′構成図、第２図は第１図において使用されるタイミ
ングパルスを示す図、第３図は第１図におけるＲＡＭ内
のレジスタの構成内容を示す図、第４図、および第５図
は第１図のＲＯＭオペレーションデコーダ、およびタイ
ミングデコーダ部の一部分の構成例を示す図、第６図は
オペレーションコニドと制御信号との対応関係を示す図
、第７図は順次演算の処理を示すフローチャート、第８
図は第７図における一部の詳細な処理を示すフローチャ
ート、第９図は順列演算処理の際のレジスタのデータ記
憶状態の変化を示す、図である。 １１・・・ＲＯＭ，ｌ ２・・・ＲＡＭ，ｌ ４・・・
ＲＯＭアドレス部、１５・・・オペレーションデコーダ
、１６・・・タイミングデコーダ、２０・・・カウンタ
、２１・・・一−致回路、３９・・・キー人力部。

Claims (1)

1. 【実用新案登録請求の範囲】 第１の数値ｎおよび第２の数値ｒ（ｎ＞ｒ；ｎ，ｒは正
   の整数）を置数するための数値キー及び順列演算（ｎＰ
   ｒ ＝−’Ｌ−−の演算指示を行なう（ｎ−ｒ）！ 順列演算指示キーを少なくとも有するキー人力手段と、
   上記第１の数値ｎを記憶する第１の記憶手段と、上記第
   １および第２の数値Ｔｌ，ｒを基に算出される数値（ｎ
   −ｒ）を記憶する第２の記憶手段と、順列演算を指示す
   る演算指示信号或いは階乗演算を指示する演算指示信号
   を記憶するフラグ記憶手段と、上記第１の記憶手段の内
   容を１−１）し、その減算結果を再度上記第１の記憶手
   段に書き込む減算手段と、上記第１、第２の記憶手段の
   内容が等し．いか否かを比較する比較手段と、上記減算
   手段による減算結果に基づき、上些数値ｎから数値１ま
   での各数値から成る各数値項を最上位項より下位項に向
   けて順次乗算の繰り返しによって階乗演算を処理してゆ
   く階乗演算手段と、上記フラグ記憶手段に上記順列演算
   指示信号が記憶されているか否かを判定する判定手段と
   を具備し、上記判定手段が順列演算指示信号と判定した
   際、上記比較手段で上記第１、第２の記憶手段の内容が
   等しいと判断されるまで上記階乗演算手段により、上記
   階乗演算を（ｎ−ｒ＋１）項までの部分積ｎ・（ｎ−１
   ） （ｎ−２）・・・（ｎ−ｒ十１）まで実行して順列
   演算結果を得ると共に、上記判定手段が階乗演算指示信
   号と判定した際、上記階乗演算手段により、上記数値ｎ
   から数値１までの階乗演算を実行することを特徴とする
   小型電千弐計算機。