JPS6165475A - 電圧制御形負性抵抗デイバイス - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は電圧ｉ１ｊ制御形負性抵抗ディバイスに関し、
特にプレーナ形ｐ−４−ｎダイオードに注入ゲートを設
けた、電流制御負性抵抗特性を有する３端子素子に関す
る。

（従来技術） ブレーナ形ｐ−１−ｎグイオートが電流制御負性抵抗（
ＣＣＮ　Ｒ）を示すことは良く知られている。このｐ−
１−ｎダイオードのｉ領域にもう１つのｐ領域（以後ゲ
ートと呼ぶ）を７クセプタの熱拡散により形成した３端
子素子に関する研究がカブール（Ｋａｐｏａｒ）等によ
ってなされており（＋ＴＲＡＮＳＡＣＴｊＯＮＳＯＮ　
ＥＬＥＣＴＲＯＮ　ＤＥＶＩＣＥＳ−ＩＥＥＥＶＯＬ、
ＥＤ−２８頁２７５〜２８０　ＮＯ，３，１９８１年　
３月発行）　この／ｊＦ究寥こよれば、上記ｐ−１−ｎ
ダイオードに電／Ｅ　ｆｆｊｌｕＤ形負は抵抗（ＶＣＮ
Ｒ）特性が現われることが小されている。

（発明が解決しようとする問題点） しかしながら°、ｌ−記カプールの提示した３端子素子
ニあっては、ＶＣＮＲＣＮ上、オフへの遷移後漏れ電流
がかなりあり、ｐ−ｎ（アノード・カソード）間電圧を
増したときに、その後視われるＣＣＮＲ特性とオーバー
ラツプし、典型的なＶＣＮＲＣＮ上得るにいたっていな
い。

従って、カブールの３端子素子は、例えばスイッチング
素子等への応用には不適当なものである。

（問題点を解決するための手段） 本発明は、かかる点に鑑み、スイッチング素子”ｒへの
応用が可能な典型的なＶＣＮＲＣＮ上有する汁人ゲート
付のρ−１−ｎタイオードによる電圧、ｖＩ　Ｍｌｌ負
負性抵抗ディバイスＩ供することを目的とするもので、
その特徴とするところはｉ形基板と、ｉ形基板トに設け
られたｐ形アノード及びれ形カソードと、該アノード及
びカソードの間に設けられたｐ形ゲートから成り、遷移
後の漏れ電流が小さい電圧制御負負性抵抗特性を有する
電圧制御負負性抵抗ディバイスを提供する点にある。

（実施例） 以下、添付図面を参照して本発明の一実施例を説明する
。

第１図は本発す１の注入ゲート付ｐ−１−ｎダイオード
（以下ｌ０−ｐｉｎダイオードと呼ぶ）を示す斜視図で
ある。

Ｃ（７）　ｒＧ−ｐｉｎダイオード１０（ｔ、１−５ｔ
基板ｌｌ上に、７ノードを成すｐ領域１２と、カソード
を成すｎｉ域１４と、円領域１２．１４の中間にあって
ゲートを成すＰ領域１３とを設けることによって構成さ
れており、７ノード１２とゲート１３間の距ｇＩＬＡａ
は８０−ｍに、カソード１４とゲート１３間の距＃ｌｉ
　Ｌ　ＯＯは６ｏ１．Ｉｍの間隔に設定されており、ｉ
た。各領域１２〜１４の幅は７ノード１２及びカソード
１４が各２００ｕｍに。

ゲート１３が２０ｐｍに設定されている。尚、上記Ｉ−
Ａａ及びＬＯＣは、上記距離に限定されるものではない
が、？＆述する電子のドリフト作用等に鑑み、７ノード
１２・カソード１４間の電圧ｖＡＣとカンート１４−ゲ
ート１３間の電圧ｖａの下で、ｖＡＣが小さいときには
カソード１４に向かってドリフトできない程度に７ノー
ド１２とカソード１４が隔離されていることが必要であ
る。

また１図示しないがこれら各領域１２〜１４の周囲には
ガードリングが設けられている。

そして、このダイオード１０は次のようにして製作され
る。すなわち、抵抗率が８０オーム・Ｃｍから１２０オ
ームｃ　ｍ）範囲内にあるｎｙ！１ｉｓＩ基板を用い、
これにそれぞれホウ素（Ｂ’）及びリンＣＰ）の原子を
熱拡散させることによってＰ領域及びｎ領域を形成する
。これらの領域の深さは数ＰＩｎである。

不純物（例えばリン）を浅く熱拡散させた後。

金（Ａ　ｕ）等の深い不純物準位を形成する原子が基板
裏面上に蒸着され、１．５時間にわたり９００℃にて基
板中に同様に熱拡散される。伝導帯下端よりの０．５４
ｅｖ下にある金の７クセプタレヘルが浅いドナーで補償
されるので、このｎ型基板の伝導形態は弱いｎ型かｉ型
に変えられる。

第２図（ａ）、（ｂ）は、本発明のｌｏ−ｐｉｎダイオ
ード１０の側室回路とこれを示す概略図である。

ゲート１３−カソード１４間には、抵抗１６及び直流電
源１５によって順方向の直流バイアスが印加される一方
、７ノード１２・カソード１４間には、抵抗１８及び文
論電源１７によって５０Ｈ２の交流電圧が印加されるよ
うになっている。

而して、この測定によって得られた結果を以下に詳細に
説明する。尚、ｖａはゲート電圧、ＶＡＣはカソード・
アノード間電圧、工＾はアノード電流、Ｉａはゲート電
流である。

第３図（ａ）は、Ｖａが一定のときの７ノード１２・カ
ソード１４間の電流−電圧特性を示すグラフである。

ＯくｖＡｃくＶＢの電圧領域ではＩＡは零に近い値に抑
制されている。ｖＢくＶＡＣでＩＡはＶＡＣとともに増
加し、ＶＡＣ”ＶＮでＩＡはピークを示し、ＶＮ＜ＶＡ
ＣでＩＡは急峻な低下を示し、点（Ｖｖ、Ｉｖ）まで遷
移する。尚、ここには示されていないがＶ、を大きくす
ると、１．は大きくなる。

Ｖ　Ｎ　＜　Ｖ　Ａ　Ｃ＜　Ｖ　ｖ　１７）電圧領域で
ＶｃＮＲが現われる。固自から明らかなように漏れ電流
ＩＶは比較的小さいイ＾である。

次に、ｖＶくＶＡＣでＣＣ’ＮＲが現われる。これは、
アノード・カソード間のｐ−１−ｎダイオードの２重注
入に起因するものである０図面から明らかなように、Ｖ
ＣＮＲ特性及びＣＣＮＲ特性はほぼ完全に分離して現わ
れるものであり、典型的なＶＣＮＲ特性が得られる。

第３図（ｂ）は、ＶＡＯを一定にしたときのゲート特性
を示すグラフである。このゲート特性中にはやはりＣＣ
ＮＲが現われているが、これは。

ゲート・カソード間のｐ−１−ｎダイオードの２重注入
に起因するものと考えられる。

そして、未発り１のｒＧ−ｐｉｎダイオードの特徴とし
て次のことがいえる。

（１）、ある一定電圧Ｖ、から■＾は立ち上がる。Ｖａ
はＶａにほとんど依存しない。

（２）、ＶＢからＶＮまでの電流の増加は安定している
。

（３）、ＩＮ＋ＶＶはＶａの増加にともない増加する。

（４）、１．からＩＶへの遷移は速い。

次に、未発１月のＩＣ−ｐｉｎダイオードの定性的な解
釈について説明する。説明の便宜上ｖＡｃを以下の５つ
の領域に分けて、説明する。

領域ｌｃ高抵抗領域）：　Ｏ＜ＶＡｃ＜ＶＢ領域２（電
流立上り領域） ：　Ｖ　Ｂ　＜　Ｖ　Ａ　Ｃ＜　Ｖ　Ｎ領域３（ビーｙ
点）　　：ＶＡｃ＝ＶＮ領域４　（ＶＣＮＲ領域）：　
ＶＮ＜ＶＡ　Ｃ＜Ｖｖ領域５（スイッチ参オフ領域） ：ｖｖ＜ｖＡｃ＜ｖＴＨ なお、以下の説明では、ゲート１３拳カソード■４間は
ｉａ流電圧Ｖ、によるゲート電流Ｉａが流れ、オン状態
になっていると仮定する。

、’ｌ：　　Ｏ＜Ｖ　　　＜Ｖ この領域ではｇＰ１４図（ａ）に示すように、ゲート１
３ｅカッ−ＶＸ＜間には２重注入による高伝導領域（イ
）が形成されているが、アノード１２Φカソード１４間
はＣＣＮＨのオフ状態であり、’ｔｔｉ、には流れない
、したがって、ゲート１３・カソード１４間は第４図（
ｂ）の黒丸で示す動作点のようにバイアスされている。

一方、７ノード１２−カソード１４間の特性は、第４図
（Ｃ）に示すように電流はほぼ零である。

ゲート１３・カソード１４間には充分な量の自由電子（
第４図（ａ）中黒光で記載、尚、白丸はホールを示す）
が存在することから、これが７ノード１２−カソード１
４間のオフ状態にある領域へ拡散してアノード電流■＾
に寄与することが期待されるが、０くＶＡｃくｖＢの条
件のもとでは、以下の２つの理由で■＾＝Ｏとなる。

すなわち、先ず、第４図（ａ）の点線で囲まれた領域（
ロ）の実質的な電界は、７ノード１２からの電界とゲー
ト１３からの電界のベクトル和であり、ＶＡＣが小さい
場合には、実質的な電界はアノ−Ｆ１２に向うことかＰ
七Ｉされるから１電子は７ノート１２へ向ってドリフト
せず、ＩＡが抑制されるものである。

また、たとえ上記Ｉ！！電界が存在しないとしても　Ｖ
ＡＣが小さいため、電子が７ノート１２・ゲー）１３間
を走行するのに要する時間が、電子のノを命でｎよりは
るかに長く、したがって、電子は７ノート１２に到達で
きないものである。

ｆＪ　２・　Ｖ（Ｖ＜Ｖ 第５図（ａ）、第５図（ｂ）及び第５図（Ｃ）は、それ
ぞれ第４図（ａ）、第４図（ｂ）及び第４図（ｅ）に対
応するものである。

ゲー１−１３・カソード１４間はまだオン状態にあるが
、ＶへＣが大きくなる結果１ゲート１３−カン−８１４
間の領域（イ）より７ノ一ド１２１カソード’１４間の
栄域（ロ）に向って電子は拡散し、拡散してきた電子は
７ノード１２端子側のｐ領域へ走行できるようになる。

ＶＢ≦ＶＡＣでは次の条件。

Ｔｎ（電子の走行時間）＝ＬＡａ／μｎＶａ−ｒｎ＞　
［ＬＡａ／ｕｎＶＡｃ］ ・・・・・・・・・・・・（１） が満たされていることが予想される。ここで、Ｔｎは電
子の寿命、１．Ｉｎは電子の易動度である。

式１０（１）から、Ｉ−Ａａ＝１００１Ｊｍ。

１、ｌｎ＝０．１３ｍ／Ｖ、ｓｅｃ。

ＶＢ＝２Ｖであるとき、Ｔｎは３．８Ｘ１０！＋６０で
ある。このＴｎのイ「１は、金をドープしたｎ型シリコ
ンにおける゛電子の寿命の長さにほぼ等しい。

第５［Ｋ（ａ）に小すように、ゲート１３６カソート１
４間のキャリアの一部になっていた電子が７ノード１２
端子へ流れるので、工ａはΔＩａだけ減少してＩＱ＝Ｉ
″ａとなるが、実際には工”ｑ＋ΔＩａの電流を流すた
めにゲー）１３・カン−１１４間の電圧はΔｖａだけ増
加しなければならない［第５図（ｂ）］。

Ｔｎ≦てｎになると、ゲート１３・カソード１４間から
補給された電子はアノード１２・ゲート１３間を走行し
、第５図（Ｃ）に示すように、ＩＡが流れる。

’ｆ、３：　　ｖ　　　＝ｖ ７ノード１２−カソード１４間の印加電圧が更に増加す
ると、ゲー）１３端子に隣接したｉ領域（バルク）とゲ
ート１３端子下のＰ領域のポテンシャル差が減少し、グ
ーＨ６合（ｐ−ｉ）からの１１孔注入が停止りに向う、
したがって、ゲート１３・カソード１４間領域の高伝導
状ｆＨｊは、維持されなくなり　ｒ　Ａ　ＣＭびｒ、は
ＶＡＣ＝ＶＰにて減少し始め、１ａ−Ｖｃ特性がＣＣＮ
Ｒ特性のオフ状態に入ろうとする。

４・　Ｖ＜Ｖ＜Ｖ この領域ではゲート１３−カソード１４間に蓄積された
一定量の正孔と電子は、再結合及び７ノード１２方向へ
の電子の拡散によって減少し続け、その後、二屯汀入状
態が急速に遮断される。

このキャリアが消えるのに対応してＩＡはＩＮからＩｖ
へ遷移し、スイッチ・オフ状態となる。遷移時間はゲー
）１３−カン−１１４間の蓄積キャリアの寿命と同じ程
度である。このキャリアの消失過程を第６図（ａ）及び
第６図（ｂ）に示し、また、これに勾したＩ　ａ−Ｖａ
特性とＩＡ−ｖＡＣ特性を同図（ｃ）及び（ｄ）に示し
た。

５：Ｖ＜Ｖ＜Ｖ この領域では７２ノ一ト１２１１カソード１４間のｐ−
１−ｎダイオードがオフ状態にある。７ノート１２．カ
ッ−）・１４間のｐ−１−ｎダイオードが再びオンとな
るまで■＾Ｖの値は、極めて小さくし、はぼＩｖに等し
い。

このように１本発明のＩＣ−ｐｉｎダイオードは、極め
て良好なＶＣＮＲＣＮ上達成することができ、しかも、
そのピークｉ［ｌＩＮの値はゲート電圧によって制御で
きると共にＶＣＮＲ特性以降の７ノード′Ｉヒ流■＾Ｃ
は、カソード・７ノ一ド間電圧の広範囲の部分にわたっ
て、一定の非常に小さな値となるから、スイッチング素
子等の種々の用途に応用が可能な電圧制御負負性抵抗デ
ィバイスを得ることができるものである。

【図面の簡単な説明】

図面は本発明の一実施例を示すもので、第１図は、本発
明のＩＣ−ｐｉｎダイオードを示す断面図、第２図（ａ
）、（ｂ）は、測定回路とこれを示す概略図、ｗ４３図
（ａ）は、Ｖａが一定のときの■８−ＶＡＣ特性を示す
グラフ、第３図（ｂ）は、ＶＡＣが一定のときのゲート
特性を示すグラフ、第４図（ａ）は、ｏ＜ｖＡｃ＜ｖＢ
のときのＶＣＮＲＣＮ上説明するための概略図、第４図
（ｂ）は、第４図（ａ）の状態におけるゲート特性を示
すグラフ、第４図（Ｃ）は、第４図（ａ）の状態におけ
る工＾−ＶＡＣ特性を示すグラフ、第５図（ａ）は、Ｖ
Ｂ＜ＶＡｃ＜ＶＮ（７）と”のＶＣＮＲＣＮ上説明する
ための概略図、第５図（ａ）は第５図（ＩＬ）の状ｆａ
１におけるゲート特性を示すグラフ、第５図（Ｃ）は、
第５図（ｄ）の状態におけるＩ　Ａ−ＶＡ　Ｃ特性を示
すグラフ、第６図（ａ）は、ＶＡＣ”ＶＮのときのＶＣ
ＮＲＣＮ上説明するための概略図、第６図（ｂ）は、Ｖ
　Ｎ　＜　Ｖ　Ａ　Ｃ＜Ｖｖのと３のＶＣＮＲＣＮ上示
すグラフ、第６図（Ｃ）は、遷移時におけるゲート特性
を示すグラフ、第６図（ｄ）は、ａ秒時におけるＩＡ−
ＶＡＣ特性を示すグラフである・ 図中符号ｌＯ・・・ＩＣ−ｐｉｎダイオード、１１・・
・基板、１２・・・７ノード、１３・・・ゲート、１４
・・・カソード、１５・・・直流電源、１７・・・交流
電源。 特許出願人　　　　　東　海　大　学 飯田昌盛 代理人　　弁理士　　植　１）茂　樹 第２図 （ｂ） 第３図 ＜ａ＞ 第３図 ！ζ −Ｎ□ ＋（コ ト リ ト□ 第６ （Ｃ） Ｖａ 図 （ｄ） Ｉ　　　　　　　　− ＶＡｃ

Claims (3)

【特許請求の範囲】
1. （１）、ｉ形基板と、ｉ形基板上に設けられたｐ形アノ
   ード及びｎ形カソードと、該アノード及びカソードの間
   に設けられたｐ形ゲートから成り、遷移後の漏れ電流が
   小さい電圧制御形負性抵抗特性を有する電圧制御形負性
   抵抗ディバイス。
2. （２）、特許請求の範囲第１項に記載のディバイスにお
   いて、遷移後、アノード・カソード間電圧を増加したと
   き、電流制御形負性抵抗特性が前記電圧制御形負性抵抗
   特性とは分離して現われることを特徴とするディバイス
   。
3. （３）、特許請求の範囲第１項に記載のディバイスにお
   いて、ゲート特性が電流制御負性抵抗特性を有すること
   を特徴とするディバイス。