JPS6166438A - デ−タ転送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はポーリング・セレクティング方式でデータを転
送するデータ転送方式の改良に関するものである。

第２図ｆａｌ及び山）は回線構成図の例を示す。

第２図＋８）は複数のスレーブ局１・・・ｎをタンデム
に、マスタ局を例えば両端に接続したものであるが、第
２図（ｂ）ではマスタ局は片端のみに接続され、ループ
を構成している。

しかし、何れの場合でもデータの授受はポーリング・セ
レクティング方式により行われるので、マスタ局より呼
出されたスレーブ局のみがマスタ局にデータを送出する
。

この為、各スレーブ局の受信機はマスタ局の呼出を何時
でも受信できる様に線路に接続されているが、通常はス
イッチ１−１・・・の接点は図に示す様にループ側に倒
され、呼出しのあった時のみトーク側に切替えてデータ
をマスタ局に送出する様になっている。

尚、第２図（ａｌ及び世）中の実線矢印及び点線矢印は
それぞれ呼出信号及びそれに対応するデータの流れを示
す。

又、各局間のデータ伝送方式は例えばインターフェース
が簡単で、クロックの位相関係が無視出来る調歩同期方
式で行われる。

第３図は調歩同期方式のフォーマ７）を示す。

図において、データがない時にはＨレベルになっている
が、それがＬレベルに変化するとスタートを示すスター
トビットＳＴＲの送出となる。

その後は内容に依ってＨとＬレベルの間を変化するデー
タＤｏ＝０６が続き、パリティビットＰを挿入した後、
１〜２ピッｌ−Ｈレベルにして完了を示すストップビッ
トＳＴＰを送出し、これで１キヤラクタが完了する。こ
れを繰返して１キヤラクタづつ例えばマスタ局に送出す
る。

一方、受信側ではスタートビットＳＴＲの立下がりで読
出しクロックを立上げ、スタートビットＳＴＲの半周期
ａ点で先ずレベルを読む。その後は１周期づつ指定され
たとノド数（例えば１１ビツト）のレベルを読む。

この時、スタートビットＳＴＲがＨレベルに、パリティ
ビットＰが合っている事を確認して、このキャラクタが
正常に受信されたと判断する。

ここで、前記の様にポーリング・セレクテインク方式で
データの授受を行っているので、マスタ局より呼出され
ないスレーブ局が緊急にデータの送出を希望する場合、
下記の方法がある。

■　自分が呼出されるのを待つ。

■　緊急を示すコードを他のスレーブ局に送出してマス
タ局との伝送路を確立させた後、データを送出するゆ この内の何れかの方法を選択しなければならないが、何
れを取っても下記に示す様にデータ送出迄に時間がかか
り、緊急にデータを送出する事が難しい。

そこで、より短い時間でデータを送出する事のできるデ
ータ転送方式が要望されている。

〔従来の技術〕

第４図は従来例のブロック図を示す。

同図の送信部において、入出力ボート１１に接続された
各端末機１０からのデータをコンピュータ（以下ＣＰＵ
と省略する）１３が読んでメモリ１２に書込む。

次に、メモリ１２から読出されたデータは例えばＪＩＳ
　７コード等に変換するプログラムを用いてＣＰＵ　１
３によりＪＩＳ　７コードに変換された後、並列／直列
変換回路１４で直列符号に変換される。

°若し、マスタ局より呼出がある場合、スイッチ制御回
路１５でトーク側に倒されたスイッチ１−１を通ってマ
スタ局に送出される。

受信部においては、受信された直列符号は直列／並列変
換回路１６で並列符号に変換された後、ｃｐＵ　１３で
ＪＩＳ　７コード解読プログラムを用いて元のデータに
戻し、メモリ１２に一旦書込んだ後、入出カポ−Ｈｌを
介して端末機１０を駆動する。

尚、並列／直列変換回路１４及び直列／並列変換回路１
６はＬＳＩ化され、ここで第３図に示したフォーマント
の内のスタートビットＳＴＲとパリティビットＰ及びス
トップビットＳＴＰは処理されるので、ＣＰＵ　１３は
データＤｏ〜口６の処理を行う。

〔発明が解決しようとする問題点３ 以上説明した様に、マスタ局よりのポーリング・セレク
テイブ方式により、従属的にデータ伝送する場合は問題
ないが、スレーブ局からの緊急データの送出を希望する
場合は、トーク側になっているスレーブ局のスイッチを
全てループ側に設定しないと、回線が確立されていない
のでデータが送出できない。

そこで、回線確立の為に特定パターンをトーク側になっ
ているスレーブ局に送出するが、例えば＃ｌスレーブ局
では前記の様に直列／並列変換した後、ＣＰＵ　１３が
この特定パターンを認識してからスイッチをループ側に
倒すことになるので、処理時間が長く上記の特定パター
ンは＃ｌスレーブ局で消失し、次の＃２スレーブ局には
送られない。

そこで、＃２スレーブ局の為に更に同じ特定パターンを
送出してスイッチを切替えさせなければならない。

即ち、各スレーブ局での変換とＣＰＵ処理時間を考慮し
て複数の特定パターンを逐次送出した後にデータを送出
しなければならない。

勿論、呼ばれるのを待つ方法でもデータ送出迄に時間が
かかる。

何れの方法をとるにしても、データ送出迄に時間がかか
ると云う問題点があった。

〔問題点を解決するための手段〕

上記の問題点は、各スレーブ局に一特定パターンを伝送
路へ送出する手段と、受信した信号から該特定パターン
を検出する手段と、自局からの信号を伝送路に送出する
接続路を形成すると共に、後位局より前位局への伝送路
を切離すスイッチとを設け、他のスレーブ局からの特定
パターンの検出により、自局の該スイッチが動作してい
る際には復旧させて後位局と前位局との伝送路を優先的
に確立する本発明のデータ転送方式により解決される。

〔作用〕

本発明はＣＰＵでソフト的に行っていたスレーブ局より
の特定パターンの検出を特定パターン検出回路で行うこ
とにより、スイッチ回路の制御を早める様にした。

即ち、受信された例えば７ビノトオール０の直列符号が
特定パターン検出回路で検出されると、この回路からの
検出出力でＣＰｕによるスイッチの制御を禁止すると共
に、このスイッチを伝送路側に強制的に切替える様にし
た。

これにより、スイッチの切替えが早くなるので、緊急デ
ータの送出が早（なる。

〔実施例〕

第１図は本発明の１実施例のブロック図を示す。

尚、企図を通じて同一符号は同一対象物を示す。

図において、受信部に加えられた特定符号の例えば７ビ
ソトオールＯの符号がトーク側に倒れたスレーブ局の受
信部内の特定パターン検出回路１７に加えられる。

この回路１７は、例えば自分で持っている特定パターン
と照合して一致すれば特定パターン検出の信号をアンド
回路１８に出力する。

一方、アンド回路１８にはＣＰＵ　１３で制御されるス
イッチ制御回路１５の出力が加えられていても、特定パ
ターン検出回路１７の出力を優先する様になっているの
で、スイッチ制御回路１５の出力は阻止され、特定パタ
ーン検出回路の出力によってスイッチ回路１−１は伝送
路側に倒される。

但し、その時のスイッチ１−１の状態はｃＰｕに読込せ
る。

これは、例えばＣＰＵでコード変換されたデータをスイ
ッチｌ−１を介して、例えばマスタ局に送出していた時
に強制的にスイッチを切替える場合は、ＣＰＵからの送
出を１時停止させて緊急データを先に通した後、残りの
データを送る様にする為である。

又、特定パターンは他の電文ないのワードと一致しない
様なものを選定しなければならない。

〔発明の効果〕

以上説明した様に本発明は、特定パターンをハード的に
検出する事により、スイッチを切替える迄の時間が短縮
されるので、より短い時間で緊急データを送出する事が
できる。

【図面の簡単な説明】

第１図は本発明の１実施例のブロック図、第２図（ａ）
及び（ｂ）は回線構成図、第３図は調歩同期方式のフォ
ーマ７）図、第４図は従来の１実施例のブロック図を示
す。。 図において、 １３はｃｐｕ　。 １４は並列／直列変換回路、 １５はスイッチ制御回路、 １６は直列／並列変換回路、 １７は特定パターン検出回路、 １８はアンド回路を示す。 ”ｙＦ　　１　可 遵４審軒 茶　４ ￥　２　司 ｙ’ｔエ　　デー７ Ｃｂ） 茶　３　和

Claims (1)

【特許請求の範囲】
1. ポーリング・セレクティング方式によりスレーブ局より
   マスタ局にデータを転送する伝送システムにおいて、各
   スレーブ局に特定パターンを伝送路へ送出する手段と、
   受信した信号から該特定パターンを検出する手段と、自
   局からの信号を伝送路に送出する接続路を形成すると共
   に、後位局より前位局への伝送路を切離すスイッチとを
   設け、他のスレーブ局からの特定パターンの検出により
   、自局の該スイッチが動作している時は復旧させて後位
   局と前位局との伝送路を優先的に確立することを特徴と
   するデータ転送方式。