JPS6167367A - 画像制御装置 - Google Patents
画像制御装置Info
- Publication number
- JPS6167367A JPS6167367A JP59189420A JP18942084A JPS6167367A JP S6167367 A JPS6167367 A JP S6167367A JP 59189420 A JP59189420 A JP 59189420A JP 18942084 A JP18942084 A JP 18942084A JP S6167367 A JPS6167367 A JP S6167367A
- Authority
- JP
- Japan
- Prior art keywords
- read
- data
- image
- image memory
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 55
- 238000010586 diagram Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 229920000742 Cotton Polymers 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Landscapes
- Record Information Processing For Printing (AREA)
- Editing Of Facsimile Originals (AREA)
- Dot-Matrix Printers And Others (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
、（発ＩＩは、トラトマトリックスプリンタ装２Ｌ？の
印字画像制御方式に関し、特にｌペー７分の画像または
その１部を回転させて印字することができる印字制御装
置に関する。
印字画像制御方式に関し、特にｌペー７分の画像または
その１部を回転させて印字することができる印字制御装
置に関する。
従来技術
従来の印字画Ｒ１Ａ置は，第４図（Ａ）に示すような，
Ｎ行Ｍ列の画素データを１ページ分格納できる画像メモ
リｌに、１ページ分の画像データを格納し、、Ｘｊ！肖
像メモリｌに格納された画像データを行単位で読出して
印字する．そして、Ｉ＋！！像メモリｌに格納された画
素データを９０″回転させて印字する場合は，同図（Ｂ
）に示すような、ｍＸｍ＝Ｎ（同図では、ｍ＝４．Ｎ＝
ｌＧの場合を示す）となるような小さいマトリックスエ
リヤに区分され、全体ではＮＸＮの画素を有する別の１
ベ一／分の画像メモリ１′を用意して、前記画像メモリ
１からＮビット単位で読出した内素データを編集して上
記肖像メモリ１′の各エリヤに一Ｈ−格納して，図示の
ように配列する．同図の各画素データ’ ｌ−１ −
ａ 、＋．＋４は第４図（Ａ）の画素データａ１．１〜
ａｔＩＩＧとそれぞれ対応しているが、第４図（Ｂ）の
画像メモリ１′は、Ｗｉ記エリャごとに番地が付されて
いて、１つのエリヤ（４Ｘ４＝１６ヒント）の画素デー
タは，同時に占込み，または回時に読出しが可能である
。このように、小エリヤに区分することにより、行と列
を入れ換えて読出しするときの読出し回数を減少させる
ことができる０例えば、第１列のａｌ、１〜＆＋６１を
読出すためには、先ず１回の読出しで、第１エリヤ（１
）からａ１１〜ａ１４を読出してそのうちのａ、１〜ａ
今１（４ヒツト）を図示されないレジスタに格納して８
き、次に第２エリヤ（２）から読出したデータのうちａ
ｒｌ〜ａ ｔ 、 ＋を上記レジスタに格納し、同様に
して４回の読出しで、第１列のデータａ＋−１〜ａ１１
（１６ビツト〕を上記レジスタに格納することかできる
。そして、上記レジスタに格納された１８ビツトの画素
データを行方向に配列して印字すれば、反時計方向に８
０″回転した画像の一行を印字することができる。第２
行以下も同様にして、４回の読出しで印字することがで
きる（小エリヤに分割しないときは、１６回の読出しに
よって１６行から読出したデータから必要な画素データ
を１ビツトずつ取出す必要がある）。
Ｎ行Ｍ列の画素データを１ページ分格納できる画像メモ
リｌに、１ページ分の画像データを格納し、、Ｘｊ！肖
像メモリｌに格納された画像データを行単位で読出して
印字する．そして、Ｉ＋！！像メモリｌに格納された画
素データを９０″回転させて印字する場合は，同図（Ｂ
）に示すような、ｍＸｍ＝Ｎ（同図では、ｍ＝４．Ｎ＝
ｌＧの場合を示す）となるような小さいマトリックスエ
リヤに区分され、全体ではＮＸＮの画素を有する別の１
ベ一／分の画像メモリ１′を用意して、前記画像メモリ
１からＮビット単位で読出した内素データを編集して上
記肖像メモリ１′の各エリヤに一Ｈ−格納して，図示の
ように配列する．同図の各画素データ’ ｌ−１ −
ａ 、＋．＋４は第４図（Ａ）の画素データａ１．１〜
ａｔＩＩＧとそれぞれ対応しているが、第４図（Ｂ）の
画像メモリ１′は、Ｗｉ記エリャごとに番地が付されて
いて、１つのエリヤ（４Ｘ４＝１６ヒント）の画素デー
タは，同時に占込み，または回時に読出しが可能である
。このように、小エリヤに区分することにより、行と列
を入れ換えて読出しするときの読出し回数を減少させる
ことができる０例えば、第１列のａｌ、１〜＆＋６１を
読出すためには、先ず１回の読出しで、第１エリヤ（１
）からａ１１〜ａ１４を読出してそのうちのａ、１〜ａ
今１（４ヒツト）を図示されないレジスタに格納して８
き、次に第２エリヤ（２）から読出したデータのうちａ
ｒｌ〜ａ ｔ 、 ＋を上記レジスタに格納し、同様に
して４回の読出しで、第１列のデータａ＋−１〜ａ１１
（１６ビツト〕を上記レジスタに格納することかできる
。そして、上記レジスタに格納された１８ビツトの画素
データを行方向に配列して印字すれば、反時計方向に８
０″回転した画像の一行を印字することができる。第２
行以下も同様にして、４回の読出しで印字することがで
きる（小エリヤに分割しないときは、１６回の読出しに
よって１６行から読出したデータから必要な画素データ
を１ビツトずつ取出す必要がある）。
上述の従来装置は、画像を回転させるためには、ｌペー
／分の画像メモリを２個必要とするため、不経済である
という欠点がある。また、Ｎ画素を印字するためにｍ回
の読出しく上記例では４回）が必要であるため、高速プ
リンタＲδに使用することができないという欠点がある
。
／分の画像メモリを２個必要とするため、不経済である
という欠点がある。また、Ｎ画素を印字するためにｍ回
の読出しく上記例では４回）が必要であるため、高速プ
リンタＲδに使用することができないという欠点がある
。
発す１の目的
本発明の１−１的は、上述の従来の欠点を解決し、ＮＸ
Ｎマトリックス構成のレジスタファイルを備えることに
よって、１つの画像メモリから読出したＮＸＮの画素デ
ータの行と列とを入換えて、上記画像メモリに再記憶さ
せることにより、１つの画像メモリを使用して、印字画
像を回転して高速で印字することができるようにした画
像制Ｗ＃２Ｊを提供することにある。
Ｎマトリックス構成のレジスタファイルを備えることに
よって、１つの画像メモリから読出したＮＸＮの画素デ
ータの行と列とを入換えて、上記画像メモリに再記憶さ
せることにより、１つの画像メモリを使用して、印字画
像を回転して高速で印字することができるようにした画
像制Ｗ＃２Ｊを提供することにある。
発明の構成
未発ＩＩ＋の画像制御装置は、Ｎビット単位で書込み又
は説出しできる１ページ分の画像メモリと。
は説出しできる１ページ分の画像メモリと。
ＮＸＮビットの記ｔ！素子を内蔵し１行Ｎビット単位で
前記画像メモリから転写された！Ｉｊｅデータを一列Ｎ
ビット単位で読出すことかでさるレジスタファイルとを
備えて、前記画像メモリに格納された１ページ分の画像
データをＮ行×Ｎ列の債域ごとに、一旦前記レジスタフ
ァイルに読出した後に行と列を入れ換えて回転させた画
素データを前記画像メモリに再書込みすることを特徴と
する。
前記画像メモリから転写された！Ｉｊｅデータを一列Ｎ
ビット単位で読出すことかでさるレジスタファイルとを
備えて、前記画像メモリに格納された１ページ分の画像
データをＮ行×Ｎ列の債域ごとに、一旦前記レジスタフ
ァイルに読出した後に行と列を入れ換えて回転させた画
素データを前記画像メモリに再書込みすることを特徴と
する。
発明の実施例
次に、本発明について１図面を参照して詳細に説明する
。
。
第１図は、本発明の一実施例を示すブロック図である。
すなわち、画像メモリｌと、画像メモリ１の１込み／読
出しアドレス信号ａを発生するためのアドレス発生回路
２と、Ｎ行ＸＮ列のマトリックス構成で、アドレス発生
回路４の出力する書込みアドレス信号ｄによって指定さ
れた行にＮヒツトの画素データを書込み、アドレス発生
回路４の出力する読出しアドレス信号ｅによって指定さ
れた列からＮビットの画素データを読出すことができる
レジスタファイル３とから構成される。
出しアドレス信号ａを発生するためのアドレス発生回路
２と、Ｎ行ＸＮ列のマトリックス構成で、アドレス発生
回路４の出力する書込みアドレス信号ｄによって指定さ
れた行にＮヒツトの画素データを書込み、アドレス発生
回路４の出力する読出しアドレス信号ｅによって指定さ
れた列からＮビットの画素データを読出すことができる
レジスタファイル３とから構成される。
画像メモリｌは、１ページ文の印字画像データを記憶す
る容φの通常の画像メモリで、印字画素の画像データを
印字の主走査方向の走査順に、１アドレスＩ６ビツトを
単位として記憶している。すなわち、主走査方向の長さ
くｌライフ文）が＋８ＸＬヒツトであるとき、印字ｒｉ
像のアドレスＫを先頭とする１６行×１６列の画像デー
タは、アドレスＫ。
る容φの通常の画像メモリで、印字画素の画像データを
印字の主走査方向の走査順に、１アドレスＩ６ビツトを
単位として記憶している。すなわち、主走査方向の長さ
くｌライフ文）が＋８ＸＬヒツトであるとき、印字ｒｉ
像のアドレスＫを先頭とする１６行×１６列の画像デー
タは、アドレスＫ。
Ｋ＋ＬＪ÷２Ｌ’、に＋３Ｌ、・・・・・・、 Ｋ＋１
５Ｌに記憶している。
５Ｌに記憶している。
アドレス発生回路２は、Ｌずつ加算または減算した７ト
レス信吟を順次出力することができるアドレス発生回路
であり、アドレス信号ａによって画像メモリ１の読出し
または書込みアドレスを指定する。
レス信吟を順次出力することができるアドレス発生回路
であり、アドレス信号ａによって画像メモリ１の読出し
または書込みアドレスを指定する。
アドレス発生回路４は、±１の加減算ができるアドレス
信号発生回路であり、レジスタファイル３の占込みアド
レス信号ｄおよび読出しアドレス信号ｅを発４トする。
信号発生回路であり、レジスタファイル３の占込みアド
レス信号ｄおよび読出しアドレス信号ｅを発４トする。
レジスタファイル３は、第２図に示すように１６行×１
６列のマトリックス構成の記憶素子町、１〜Ｒ１（、＋
４を有し、各記憶素子は、トライステート出力のフリッ
プフロップで構成される。また、回し行の記憶、ドＦは
、ｌ木の書込み線から供給される占込み信号によってそ
れぞれの入力画素データｒ１〜ｒ ＋ｇを一斉に格納し
、また 同じ列の記憶素子に格納された画素データは、
１本の読出し線から供給される読出し信号によって一斉
に読出されて、読出し画素データＳ、＋５．．として出
力される０例えば、（書込みアドレス信号ｄの°°ｌ″
に対応して）書込み線Ｐ１がハイレベルになると、書込
み画素データｒ１〜ｒ＋ｇは、それぞれ記憶素子（フリ
ップフロップ）Ｒ１４〜Ｒ１１８，に格納される。また
、（読出しアドレス信号ｅの“ｔ ”に対応して）読出
し信号線ｑ１がハイレベルになったときは、記憶素子Ｒ
１１〜Ｒ１４，１の格納データが読出し画素データＳ、
−Ｓ、、として出力される。
６列のマトリックス構成の記憶素子町、１〜Ｒ１（、＋
４を有し、各記憶素子は、トライステート出力のフリッ
プフロップで構成される。また、回し行の記憶、ドＦは
、ｌ木の書込み線から供給される占込み信号によってそ
れぞれの入力画素データｒ１〜ｒ ＋ｇを一斉に格納し
、また 同じ列の記憶素子に格納された画素データは、
１本の読出し線から供給される読出し信号によって一斉
に読出されて、読出し画素データＳ、＋５．．として出
力される０例えば、（書込みアドレス信号ｄの°°ｌ″
に対応して）書込み線Ｐ１がハイレベルになると、書込
み画素データｒ１〜ｒ＋ｇは、それぞれ記憶素子（フリ
ップフロップ）Ｒ１４〜Ｒ１１８，に格納される。また
、（読出しアドレス信号ｅの“ｔ ”に対応して）読出
し信号線ｑ１がハイレベルになったときは、記憶素子Ｒ
１１〜Ｒ１４，１の格納データが読出し画素データＳ、
−Ｓ、、として出力される。
次に、本実施例の動作について説明する。今、画像メモ
リｌのアドレスに、に＋Ｌ、に＋２Ｌ、に＋３Ｌ、・・
・・・・。
リｌのアドレスに、に＋Ｌ、に＋２Ｌ、に＋３Ｌ、・・
・・・・。
Ｋ、１５Ｌに記憶されている１８行１８列の画素データ
を反時計方向に３０″回転させるものとする。先ず。
を反時計方向に３０″回転させるものとする。先ず。
アドレス発生回路２の出力するアドレス信号ａによって
、画像メモリｌのに番地に記憶されている画素データを
読出して、レジスタファイル３の第１イＴに１’／込む
、、１；込みアドレス信号ｄを１゛°とすれば、書込み
綿Ｐ１がハイレベルとなって画像メモリ１からの読出し
データｂ （Ｒ＋−Ｒ＋、）をレジスタファイル３の第
１行に書込むことかでさる０次に１画像メモリ１のに＋
１番地の画素データを読出して、レジスタファイル３の
第２行に書込み、同様にして１画像メモリｌのＪＫ◆し
、に＋２Ｌ、に◆ＩＬ、・・・・・・、 Ｋ＋１５Ｌ番
地の画素データが順次レジスタファイル３の各行に格納
される。
、画像メモリｌのに番地に記憶されている画素データを
読出して、レジスタファイル３の第１イＴに１’／込む
、、１；込みアドレス信号ｄを１゛°とすれば、書込み
綿Ｐ１がハイレベルとなって画像メモリ１からの読出し
データｂ （Ｒ＋−Ｒ＋、）をレジスタファイル３の第
１行に書込むことかでさる０次に１画像メモリ１のに＋
１番地の画素データを読出して、レジスタファイル３の
第２行に書込み、同様にして１画像メモリｌのＪＫ◆し
、に＋２Ｌ、に◆ＩＬ、・・・・・・、 Ｋ＋１５Ｌ番
地の画素データが順次レジスタファイル３の各行に格納
される。
次に、読出しアドレス信号ｅを１６として、レジスタフ
ァイル３の１ｌｆ１列のデータを読出し、この読出しデ
ータＣ（ｓ＋ ”！＋ｓ）によって画像メモリｌのに番
地の画素データを更新する。これは。
ァイル３の１ｌｆ１列のデータを読出し、この読出しデ
ータＣ（ｓ＋ ”！＋ｓ）によって画像メモリｌのに番
地の画素データを更新する。これは。
アドレス信号ａ＠にとすることによって可能である０画
像メモリｌのに番地には、第３図に示すような画素デー
タａＭ＆〜ａｌ＆＋４が格納される０次に、読出しアド
レス信すｅを１５として、レジスタファイル３の第１５
列から読出した画素データによって画像メモリｌのに＋
Ｌ番地を更新する。同様にして、順次に＋２Ｌ 、に＋
３Ｌ、・・・・・・、に◆１５Ｌ ａ地にそれぞれレジ
スタファイル３の第１４〜第１列の画素データを；Ｉ′
を込んで行く、これによって１画像メモリｌのに、に＋
Ｌ、に◆２しゃに＋３Ｌ、・・・・・・、に◆１５Ｌ
＃地には、第３図に示すように、最初の画素データの行
と列とが入れ換えられて９０″回転した画像データが格
納される。上述の書換えは、１６回の読出し動作と、１
６回の古込み動作によって迅速に実行される。そして、
画像メモリｌに格納された画素データを通常の方法で読
出して印字すれば、 ９０度回転した印字画像を高速で
印字することができる。
像メモリｌのに番地には、第３図に示すような画素デー
タａＭ＆〜ａｌ＆＋４が格納される０次に、読出しアド
レス信すｅを１５として、レジスタファイル３の第１５
列から読出した画素データによって画像メモリｌのに＋
Ｌ番地を更新する。同様にして、順次に＋２Ｌ 、に＋
３Ｌ、・・・・・・、に◆１５Ｌ ａ地にそれぞれレジ
スタファイル３の第１４〜第１列の画素データを；Ｉ′
を込んで行く、これによって１画像メモリｌのに、に＋
Ｌ、に◆２しゃに＋３Ｌ、・・・・・・、に◆１５Ｌ
＃地には、第３図に示すように、最初の画素データの行
と列とが入れ換えられて９０″回転した画像データが格
納される。上述の書換えは、１６回の読出し動作と、１
６回の古込み動作によって迅速に実行される。そして、
画像メモリｌに格納された画素データを通常の方法で読
出して印字すれば、 ９０度回転した印字画像を高速で
印字することができる。
本実施例は、高速プリンタに適用することがＨ（能であ
り、また、画像メモリ１とは別に１ページ分の画像メモ
リを用低する必要がないため、安価に構成できるという
効果がある。
り、また、画像メモリ１とは別に１ページ分の画像メモ
リを用低する必要がないため、安価に構成できるという
効果がある。
なお、レジスタファイル３は、ラッチ回路、ランタムア
クセスメモリ、マルチプレクサ等によって構成すること
も可能であり、また、これらをＬＳＩ化して小さな回路
ＭＬ８で小形に形成することができる。さらに、マイク
ロプロセッサを有するプリンタ装置に使用する場合は、
−Ｐイクロプロダラムによって画像メモリｌの読出し２
画像データの演ＴＬｔ３よび更新を行なうことによって
レジスタファイル３の機能を実現することも可能である
。
クセスメモリ、マルチプレクサ等によって構成すること
も可能であり、また、これらをＬＳＩ化して小さな回路
ＭＬ８で小形に形成することができる。さらに、マイク
ロプロセッサを有するプリンタ装置に使用する場合は、
−Ｐイクロプロダラムによって画像メモリｌの読出し２
画像データの演ＴＬｔ３よび更新を行なうことによって
レジスタファイル３の機能を実現することも可能である
。
発明の効果
以上のように、本発明においては、画像メモリに記憶し
た画像データを一旦Ｎ行ＸＮ列構成のレジスタファイル
に読出して、該レジスタファイルに書込んだ画素データ
を９０度回転させた画像データによって前記画像メモリ
の画像データを更新できるように構成したから、１ペー
ジ分の画像メモリを別に設けることなく、経済的に画像
データを回転させることがａｒ詣であり、前記画像メモ
リの更新された画像データによって高速印字することが
できるという効果がある。
た画像データを一旦Ｎ行ＸＮ列構成のレジスタファイル
に読出して、該レジスタファイルに書込んだ画素データ
を９０度回転させた画像データによって前記画像メモリ
の画像データを更新できるように構成したから、１ペー
ジ分の画像メモリを別に設けることなく、経済的に画像
データを回転させることがａｒ詣であり、前記画像メモ
リの更新された画像データによって高速印字することが
できるという効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
上記実施例のレジスタファイルの一例を示す回路図、第
３図は上記実施例において画像メモリに書込まれた回転
された画素データを示す図、第４図は（Ａ）、ＣＢ）は
それぞれ従来の画像メモリおよび別の画像メモリを示す
図である。 図において、１：画像メモリ、２・アドレス発生回路、
３ニレジスタファイル、４ニアドレス発生回路、ａ；ア
ドレス信号、ｂ二画像メモリからの読出しデータ、ｃニ
レジスタファイルからの読出しデータ、ｄニジ込みアド
レス信号、ｅ：読出しアドレス信号、Ｒ１１〜Ｒ２，：
記憶素子、Ｐ＋ 〜Ｐ＋ｇ二古込み信号線、Ｑｌ −ｑ
＋ｓ ：読出し信号線、ｒｌ 〜ｒｌ！書込み画素デー
タ、５１〜Ｓ１６：読出し画素データ。
上記実施例のレジスタファイルの一例を示す回路図、第
３図は上記実施例において画像メモリに書込まれた回転
された画素データを示す図、第４図は（Ａ）、ＣＢ）は
それぞれ従来の画像メモリおよび別の画像メモリを示す
図である。 図において、１：画像メモリ、２・アドレス発生回路、
３ニレジスタファイル、４ニアドレス発生回路、ａ；ア
ドレス信号、ｂ二画像メモリからの読出しデータ、ｃニ
レジスタファイルからの読出しデータ、ｄニジ込みアド
レス信号、ｅ：読出しアドレス信号、Ｒ１１〜Ｒ２，：
記憶素子、Ｐ＋ 〜Ｐ＋ｇ二古込み信号線、Ｑｌ −ｑ
＋ｓ ：読出し信号線、ｒｌ 〜ｒｌ！書込み画素デー
タ、５１〜Ｓ１６：読出し画素データ。
Claims (1)
- Ｎビット単位で書込み又は読出しできる１ページ分の画
像メモリと、Ｎ×Ｎビットの記憶素子を内蔵し１行Ｎビ
ット単位で前記画像メモリから転写された画像データを
一列Ｎビット単位で読出すことができるレジスタファイ
ルとを備えて、前記画像メモリに格納された１ページ分
の画像データをＮ行×Ｎ列の領域ごとに、一旦前記レジ
スタファイルに読出した後に行と列を入れ換えて回転さ
せた画素データを前記画像メモリに再書込みすることを
特徴とする画像制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59189420A JPS6167367A (ja) | 1984-09-10 | 1984-09-10 | 画像制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59189420A JPS6167367A (ja) | 1984-09-10 | 1984-09-10 | 画像制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6167367A true JPS6167367A (ja) | 1986-04-07 |
Family
ID=16240960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59189420A Pending JPS6167367A (ja) | 1984-09-10 | 1984-09-10 | 画像制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6167367A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5068904A (en) * | 1986-04-23 | 1991-11-26 | Casio Electronics Manufacturing | Image memory circuit for use in a rotation of image data |
| JP2003505786A (ja) * | 1999-07-26 | 2003-02-12 | インテル・コーポレーション | ２次元マトリクス処理のためのレジスタ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5487128A (en) * | 1977-12-09 | 1979-07-11 | Ibm | Image revolving device for display unit |
| JPS58222371A (ja) * | 1982-06-18 | 1983-12-24 | Usac Electronics Ind Co Ltd | 画像処理用記憶方式 |
-
1984
- 1984-09-10 JP JP59189420A patent/JPS6167367A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5487128A (en) * | 1977-12-09 | 1979-07-11 | Ibm | Image revolving device for display unit |
| JPS58222371A (ja) * | 1982-06-18 | 1983-12-24 | Usac Electronics Ind Co Ltd | 画像処理用記憶方式 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5068904A (en) * | 1986-04-23 | 1991-11-26 | Casio Electronics Manufacturing | Image memory circuit for use in a rotation of image data |
| JP2003505786A (ja) * | 1999-07-26 | 2003-02-12 | インテル・コーポレーション | ２次元マトリクス処理のためのレジスタ |
| JP4979169B2 (ja) * | 1999-07-26 | 2012-07-18 | インテル・コーポレーション | ２次元マトリクス処理のためのレジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3239218B2 (ja) | キャッシュ管理システム | |
| JP3065736B2 (ja) | 半導体記憶装置 | |
| US4926385A (en) | Semiconductor memory device with cache memory addressable by block within each column | |
| GB1488043A (en) | Data storage system | |
| US5687132A (en) | Multiple-bank memory architecture and systems and methods using the same | |
| KR100227133B1 (ko) | 보존된 어드레싱을 이용하는 메모리 장치 및 이를 이용한 시스템및 방법 | |
| JPH0760594B2 (ja) | 半導体記憶装置 | |
| JPH0620476A (ja) | 電子的コンピュータ・メモリのためのビット・ライン・スイッチ配列 | |
| US6035381A (en) | Memory device including main memory storage and distinct key storage accessed using only a row address | |
| US5095422A (en) | Information transferring method and apparatus for transferring information from one memory area to another memory area | |
| KR100606873B1 (ko) | 캐시 메모리용 상태 비트 | |
| US4280177A (en) | Implicit address structure and method for accessing an associative memory device | |
| US5886930A (en) | Bit interleaving in a memory which uses multi-bit DRAMs | |
| US5396460A (en) | FIFO memory in which number of bits subject to each data read/write operation is changeable | |
| JPS6120157A (ja) | データ処理システム | |
| JPS6167367A (ja) | 画像制御装置 | |
| JPH0478948A (ja) | Ｄｍａ制御装置 | |
| JP2502530B2 (ja) | 印字装置 | |
| JPS6037930B2 (ja) | 情報記憶装置 | |
| JPS62299892A (ja) | キヤラクタジエネレ−タメモリのアクセス方式 | |
| JP2693953B2 (ja) | 半導体記憶装置 | |
| JP4273106B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
| JPH0215150Y2 (ja) | ||
| JPH0619737B2 (ja) | メモリアクセス装置 | |
| JP3074897B2 (ja) | メモリ回路 |