JPS616794A - Transaction processor - Google Patents

Transaction processor

Info

Publication number
JPS616794A
JPS616794A JP59128066A JP12806684A JPS616794A JP S616794 A JPS616794 A JP S616794A JP 59128066 A JP59128066 A JP 59128066A JP 12806684 A JP12806684 A JP 12806684A JP S616794 A JPS616794 A JP S616794A
Authority
JP
Japan
Prior art keywords
input
key
mcr
information
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59128066A
Other languages
Japanese (ja)
Inventor
東 敏雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Tateisi Electronics Co
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tateisi Electronics Co, Omron Tateisi Electronics Co filed Critical Tateisi Electronics Co
Priority to JP59128066A priority Critical patent/JPS616794A/en
Publication of JPS616794A publication Critical patent/JPS616794A/en
Pending legal-status Critical Current

Links

Landscapes

  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)
  • Cash Registers Or Receiving Machines (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 発明の技術分野 この発明は、取引処理装置に関し、特に複数個の入力手
段から相前後して情報が入力されるとき、その情報の入
力順序の識別が可能とされる取引処理装置に関する。
[Detailed Description of the Invention] Technical Field of the Invention The present invention relates to a transaction processing device, and in particular, when information is input one after another from a plurality of input means, it is possible to identify the input order of the information. It relates to a transaction processing device.

先行技術の説明 従来、たとえば、電子式キャッシュレジスタ(以下、E
CRと称す)では、キーボードから入力された情報をキ
ーボード入力に対応して設けられているキーバッファに
ストアし、磁気カードリーダ(以下、MCRと称す)か
ら入力された情報をMCR入力に対応して設けられてい
るMCRす−ドデータバッファにそれぞれ別々にストア
していた。MCRからの入力があるとM CRリードフ
ラグを立てておき、記憶された情報を読出す場合は、フ
ラグが立っているかどうかをチェックしてフラグが立っ
ていればMCRリードデータバッファから情報を読取る
ようにしていた。そのため−1複数の入力手段たとえば
キーボードおよびMCRからそれぞれ入力された情報に
ついては、その入力時点の前後関係がつかめないので、
入力の順序を必要とするようなプログラムを組みことが
できなかった。
Description of Prior Art Conventionally, for example, electronic cash registers (hereinafter referred to as E
In a magnetic card reader (hereinafter referred to as MCR), information input from the keyboard is stored in a key buffer provided in response to keyboard input, and information input from a magnetic card reader (hereinafter referred to as MCR) is stored in a key buffer provided in response to keyboard input. Each of the data was stored separately in the MCR card data buffer provided in the main unit. When there is an input from the MCR, set the MCR read flag, and when reading stored information, check whether the flag is set and if the flag is set, read the information from the MCR read data buffer. That's what I was doing. For this reason, -1, it is not possible to grasp the context at the time of input of information input from multiple input means, such as the keyboard and MCR.
I was unable to write a program that required input order.

発明の目的 それゆえに、この発明は、複数個の入力手段から入力さ
れた情報の入力順序の識別が可能な取引処理装置を提供
することを目的とする。
OBJECTS OF THE INVENTION Therefore, an object of the present invention is to provide a transaction processing device that can identify the input order of information input from a plurality of input means.

発明の構成および効果 この発明は、要約すれば、複数個の入力手段を有づる取
引処理装置に第1および第2の入力手段に対応して第1
および第2の記憶手段を設け、第2の入力手段からの入
力情報を対応する第2の記憶手段に記憶させるとともに
、第2の入力手段からの情報であることを特定する情報
を第1の記憶手段へ記憶させるようにし、記憶した情報
を読出す際は第1の記憶手段から読出された内容に第2
の入力情報があることを特定する情報があるとき、その
読出しに応答して、その特定情報に対応して第2の記憶
手段に記憶された内容を読出すようにしたものである。
Structure and Effects of the Invention To summarize, the present invention provides a transaction processing device having a plurality of input means with a first input means corresponding to the first input means and a second input means.
and a second storage means, the input information from the second input means is stored in the corresponding second storage means, and the information specifying that the information is from the second input means is stored in the first storage means. When the stored information is read out, the content read out from the first storage means is combined with the second one.
When there is information specifying that there is input information, the contents stored in the second storage means are read in response to the reading of the information, which corresponds to the specifying information.

この発明によれば、複数の入力手段から入力された情報
が1つの特定の記憶手段に入力順序に従って記憶される
ので、入力の順序の識別が可能となる。
According to this invention, information input from a plurality of input means is stored in one specific storage means according to the input order, so that the input order can be identified.

実施例の説明 第2図はこの発明の一実施例の取引処理装置を示す概略
ブロック図である。図において、CPU1には、キーボ
ード2、M CR3、、ディスプレイ4、プリンタ5が
接続される。CPU1は演算おJ:び制御を行なうもの
である。キーボード2はキーを抑圧することによりデー
タの入力を行なうためのものである。MCR3は磁気カ
ードに記録された情報を読取るためのものである。ディ
スプレイ4は演算結果やメツセージの表示を行なうため
ものであり、プリンタ5は同様にしてそれらのデータを
印字するためのものである。またCPU1には、ROM
6とRAM7とが接続される。ROM6は後述の第1図
に示すようなCPU1の動作プログラムが格納される。
DESCRIPTION OF EMBODIMENTS FIG. 2 is a schematic block diagram showing a transaction processing apparatus according to an embodiment of the present invention. In the figure, a keyboard 2, an MCR 3, a display 4, and a printer 5 are connected to the CPU 1. The CPU 1 performs calculations and control. The keyboard 2 is for inputting data by pressing keys. MCR3 is for reading information recorded on a magnetic card. The display 4 is for displaying calculation results and messages, and the printer 5 is for printing out these data. In addition, CPU1 has a ROM
6 and RAM 7 are connected. The ROM 6 stores an operating program for the CPU 1 as shown in FIG. 1, which will be described later.

RAM7は後述の第3図に示すようにキーボード2やM
CR3がら入力される情報を記憶する記憶領域やその情
報の格納場所を示1′ポインタなどを含む。
RAM7 is used for keyboard 2 and M as shown in Figure 3 below.
It includes a storage area for storing information input from CR3 and a 1' pointer indicating the storage location of the information.

第3図は第2図に示すRAM7の記憶領域を示す図であ
る。図において、RAM7はキーが押圧された回数を記
憶するキーカウンタ71、キーバッファの記憶番地を示
すキーバッファポインタ72、キーを押圧することによ
りキーボードが入力された情報を一時的にストアするキ
ーバッファ73を含む。また、RAM7はMCR3が読
取る回数を記憶するMCRカウンタ74、MCR3が読
取った情報を一時的にストアしておくMCRリードデー
タバッファ75を含む。
FIG. 3 is a diagram showing a storage area of the RAM 7 shown in FIG. 2. In the figure, RAM 7 includes a key counter 71 that stores the number of times a key has been pressed, a key buffer pointer 72 that indicates the memory address of the key buffer, and a key buffer that temporarily stores information input from the keyboard by pressing a key. Including 73. The RAM 7 also includes an MCR counter 74 that stores the number of times the MCR 3 reads, and an MCR read data buffer 75 that temporarily stores information read by the MCR 3.

第1図は第2図に示すCPU1の動作を説明するための
フロー図である。
FIG. 1 is a flow diagram for explaining the operation of the CPU 1 shown in FIG.

以下、第1図ないし第3図を参照して上述の実施例の動
作について説明する。
The operation of the above-described embodiment will be described below with reference to FIGS. 1 to 3.

まず、初めに、cpuiはキーバッファポインタをプリ
セットしくステップS1)、次にキーカウンタをクリア
しくステップS2)、さらにMCRカウンタをクリアす
る(ステップS3>。CPU1は通常下記の4つの事象
の変化、すなわち、キーボード2からのキー人力がある
かどうが、MCR3からの入力があるかどうが、ジョブ
プログラムよりキーバッファ73の内容を読取る命令が
あるかどうかおよびジョブプログラムよりMCRリード
データバッファ75の内容を読取る命令があるかどうか
を監視している。
First, the CPU 1 presets the key buffer pointer (step S1), then clears the key counter (step S2), and then clears the MCR counter (step S3). That is, whether or not there is a key input from the keyboard 2, whether there is an input from the MCR 3, whether there is an instruction to read the contents of the key buffer 73 from the job program, and the contents of the MCR read data buffer 75 from the job program It monitors whether there is an instruction to read the .

cpuiがキーボード2からのキー人力があると判断す
るとくステップS4)、キーデータを読込み(ステップ
S5)、キーバッファポインタ72に示されたキーバッ
ファ73にそれを格納する(ステップ86)。続いて、
CP U 1はキーカウンタ71のカウンタを1″′だ
け加算しくステップS7)、続いて、キーバッファポイ
ンタ72を“1″だ番プ加紳する(ステップS8)。
When the CPU determines that there is key input from the keyboard 2 (step S4), it reads the key data (step S5) and stores it in the key buffer 73 indicated by the key buffer pointer 72 (step 86). continue,
The CPU 1 increments the counter of the key counter 71 by 1'' (step S7), and then increments the key buffer pointer 72 by "1" (step S8).

cpuiがMCR3からの入力があると判断するとくス
テップS9)、CPU1はキーバッファポインタ72で
示されたキーバッファ73にMCR仮キーコードたとえ
ば$FDを格納しくステップ510)、ざらにMCR入
カデカデータCRリードデータバッファ75に格納する
(ステップ511)。続いて、cpuiはMCRカウン
タ74を1″だけ加算する(ステップ512)。続いて
、CPU1はキーカウンタ71を1″だけ加算しくステ
ップS7)、キーバッファポインタ72を1″だけ加算
する(ステップS8)。
When the CPU 1 determines that there is an input from the MCR 3 (step S9), the CPU 1 stores an MCR temporary key code, for example $FD, in the key buffer 73 indicated by the key buffer pointer 72 (step 510), and then inputs the MCR input card data CR. The data is stored in the read data buffer 75 (step 511). Next, the CPU 1 increments the MCR counter 74 by 1'' (step 512).Then, the CPU 1 increments the key counter 71 by 1'' (step S7) and the key buffer pointer 72 by 1'' (step S8). ).

CPU1がジョブプログラムよりキーバッファの内容を
読取る命令があると判断すると(ステラ′ ブ513)
、CPU1はキーカウンタ71が0″であるかどうかヂ
エックしくステップS14〉、” o ”であれば4ニ
ーバツフアエンプテイを表わすキーコードたとえば$F
Eをジョブエリアへ転送する(ステップ519)。キー
カウンタ71がII OIIでな(プればキーバッファ
73より先入れ先出し方式(以下、FIFO方式と称す
)でキーバッファの内容1バイトをジョブエリアへ転送
しくステップ515)、キーバッフ7773の内容を1
バイトシフトさぜる(ステップ816)。続いて、CP
 U 1はキーカウンタ71を1″だけ減算しくステッ
プ817)、キーバッフ7ポインタ72を1″だけ減W
″gる(ステップ818)。
When CPU1 determines that there is an instruction to read the contents of the key buffer from the job program (Stella's block 513)
, the CPU 1 checks whether the key counter 71 is 0" or not (step S14). If "o", the CPU 1 issues a key code representing 4-knee buffer empty, for example $F.
E is transferred to the job area (step 519). If the key counter 71 is set to II OII (step 515), one byte of the contents of the key buffer is transferred to the job area from the key buffer 73 in a first-in, first-out method (hereinafter referred to as FIFO method).
Byte shift is performed (step 816). Next, C.P.
U 1 subtracts the key counter 71 by 1'' (step 817) and the key buffer 7 pointer 72 by 1'' W
″g (step 818).

このとき、ジョブエリアへは通常のキーコードあるいは
MCR仮キーコードのいずれかが転送されることになる
。
At this time, either the normal key code or the MCR temporary key code will be transferred to the job area.

CPU1がジョブプログラムよりMCRリードデータバ
ッフ175の内容を読取る命令があると判断するとくス
テップ820)、CPU1はMCRカウンタ74とMC
Rリードデータバッファ75の内容をジョブエリアへ転
送しくステップ521)、MCRカウンタ74をクリア
する(ステップ522)。
When the CPU 1 determines that there is an instruction to read the contents of the MCR read data buffer 175 from the job program (step 820), the CPU 1 reads the MCR counter 74 and the MC.
The contents of the R read data buffer 75 are transferred to the job area (step 521), and the MCR counter 74 is cleared (step 522).

以上のように、この発明によれば、キーボードからキー
人力があると、キー人力されたデータはそのままキーバ
ッファに格納され、MCRからMCR入力があると、M
CRリードデータバッファにデータを格納するとともに
、キーバッファにMCRからの入力があったことを示す
MCR仮キーコードを格納するので、キーバッフ1には
通常のキーコードあるいはMCR仮キーコードのいずれ
かが、入力された順序通りに格納されることになる。ま
た、格納されたデータを読出す際(よ、キーバッファよ
りデータをP I F’O方式でジョブエリアへ転送す
る。キーバッファより読出されたデータにMCR仮キー
コードが含まれていれば、MCRリードデータバッフ7
より対応するデータをジョブエリアへ転送づるので、入
力された順序でジョブエリアへデータを転送することが
できる。まlζ、キーバッファに格納される仮キーコー
ドはMCRに対してだ1)設けられるのではなく他の入
力装置に対しても個別に設けられる。予め入力装置別の
仮キーコードを設けておけば、2つ以上のどの入力装置
からの入力があってもその入力の順序を識別することが
できる。
As described above, according to the present invention, when a key is input from the keyboard, the input data is stored as is in the key buffer, and when there is an MCR input from the MCR, the input data is stored as is in the key buffer.
In addition to storing data in the CR read data buffer, the MCR temporary key code indicating that there has been an input from the MCR is stored in the key buffer, so either the normal key code or the MCR temporary key code is stored in key buffer 1. , will be stored in the order in which they were input. Also, when reading the stored data (transfer the data from the key buffer to the job area using the PI F'O method. If the data read from the key buffer contains the MCR temporary key code, MCR read data buffer 7
Since the corresponding data is transferred to the job area, it is possible to transfer the data to the job area in the order in which it was input. However, the temporary key code stored in the key buffer is not provided only for the MCR, but is provided individually for other input devices as well. By providing a temporary key code for each input device in advance, the order of input can be identified no matter which of two or more input devices there are inputs.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例の取引処理装置のCPUの
動作を説明するためのフロー図である。 第2図はこの発明の一実施例の取引処理H置の構成図で
ある。第3図は第2図に示すRAM7の記憶領域を図解
的に示す図である。 図において、1はCPU、2はキーボード、3はMCR
,4はディスプレイ、5はプリンタ、6はROM、7は
RAM、71はキーカウンタ、72はキーバッファポイ
ンタ、73はキーバッファ、74はMCRカウンタ、7
5はIVjCRリードデータバッファを示す。 第1図 第2図 第3図
FIG. 1 is a flow diagram for explaining the operation of a CPU of a transaction processing device according to an embodiment of the present invention. FIG. 2 is a block diagram of a transaction processing unit according to an embodiment of the present invention. FIG. 3 is a diagram schematically showing the storage area of the RAM 7 shown in FIG. 2. In the figure, 1 is the CPU, 2 is the keyboard, and 3 is the MCR.
, 4 is a display, 5 is a printer, 6 is a ROM, 7 is a RAM, 71 is a key counter, 72 is a key buffer pointer, 73 is a key buffer, 74 is an MCR counter, 7
5 indicates an IVjCR read data buffer. Figure 1 Figure 2 Figure 3

Claims (1)

【特許請求の範囲】 (l)取引処理装置であって、 第1の入力手段、 第2の入力手段、 前記第1の入力手段に対応して設けられる第1の記憶手
段、 前記第2の入力手段に対応して設けられる第2の記憶手
段、 前記第2の入力手段からの入力があることに応答して、
前記第2の入力手段からの入力情報が前記第2の記憶手
段に記憶されるとともに、前記第2の入力手段からの入
力情報があることを特定する情報を前記第1の記憶手段
へ記憶させる手段、前記第1の記憶手段に記憶される内
容を記憶順序に従って読出す第1の手段、および 前記第1の読出手段により読出された内容に前記第2の
入力手段からの入力情報があることを特定する情報があ
るとき、 その読出しに応答して、その特定情報に対応して第2の
記憶手段に記憶された内容を読出す第2の手段を備える
取引処理装置。 (2) 前記第1の入力手段はキーボードであり、前記
第2の入力手段は磁気カードリーダである、特許請求の
範囲第1項記載の取引処理装置。
[Scope of Claims] (l) A transaction processing device comprising: a first input means; a second input means; a first storage means provided corresponding to the first input means; a second storage means provided corresponding to the input means; in response to an input from the second input means;
Input information from the second input means is stored in the second storage means, and information specifying that there is input information from the second input means is stored in the first storage means. means, first means for reading the contents stored in the first storage means according to the storage order, and the contents read by the first reading means include input information from the second input means. A transaction processing device comprising second means for reading out contents stored in the second storage means in response to the reading of the information when there is information specifying the identification information. (2) The transaction processing device according to claim 1, wherein the first input means is a keyboard, and the second input means is a magnetic card reader.
JP59128066A 1984-06-20 1984-06-20 Transaction processor Pending JPS616794A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59128066A JPS616794A (en) 1984-06-20 1984-06-20 Transaction processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59128066A JPS616794A (en) 1984-06-20 1984-06-20 Transaction processor

Publications (1)

Publication Number Publication Date
JPS616794A true JPS616794A (en) 1986-01-13

Family

ID=14975614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59128066A Pending JPS616794A (en) 1984-06-20 1984-06-20 Transaction processor

Country Status (1)

Country Link
JP (1) JPS616794A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH034391A (en) * 1989-06-01 1991-01-10 Tokyo Electric Co Ltd Product sales data processing device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH034391A (en) * 1989-06-01 1991-01-10 Tokyo Electric Co Ltd Product sales data processing device

Similar Documents

Publication Publication Date Title
US4130867A (en) Database instruction apparatus for determining a database record type
US4044334A (en) Database instruction unload
JPH03169694A (en) Publication system for portable memory medium
JPS595940B2 (en) Transaction response method using a computer
JPH01246664A (en) Data processor
JPS6378292A (en) Electronic cash register
JPS60193094A (en) Electronic cash register
JPS60114958A (en) Data cancelling control system
JPS61160173A (en) Bankbook issue system
JPH02197957A (en) Automatic transaction system
JPS59173873A (en) Electronic cash register
JPS593658A (en) Automatic file generating system
JPS63279397A (en) Dealing machine
JPS5928739U (en) electronic cash register
JPS63300394A (en) Goods sale data processor
JPS5840223B2 (en) Zero inspection method for sales terminals
JPH04174051A (en) Drawing data management system
JPH04134589A (en) Product sales registration device
JPH0425575B2 (en)
JPH0635925A (en) Data processor
JPS5853476A (en) Print control method
JPH04302088A (en) Cash register
JPS63257098A (en) Input/output separation method
JPH03158996A (en) Commodity sale data processor
JPH0573096B2 (en)