JPS6168537U - - Google Patents
Info
- Publication number
- JPS6168537U JPS6168537U JP15041884U JP15041884U JPS6168537U JP S6168537 U JPS6168537 U JP S6168537U JP 15041884 U JP15041884 U JP 15041884U JP 15041884 U JP15041884 U JP 15041884U JP S6168537 U JPS6168537 U JP S6168537U
- Authority
- JP
- Japan
- Prior art keywords
- trap circuit
- image trap
- stage
- varied
- variation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Superheterodyne Receivers (AREA)
- Noise Elimination (AREA)
Description
第１図は本考案の一実施例を示すブロツク図、
第２図は同回路構成図である。 １…アンテナ段、２…ＲＦアンプ、３…ＲＦ段
、４…イメージトラツプ回路、５…ミキサー段、
６…発振器、７…制御電圧発生部。
第２図は同回路構成図である。 １…アンテナ段、２…ＲＦアンプ、３…ＲＦ段
、４…イメージトラツプ回路、５…ミキサー段、
６…発振器、７…制御電圧発生部。
Claims (1)
- フロントエンドのＲＦ段にイメージトラツプ回
路を付設し、かつ、上記イメージトラツプ回路の
電圧を、受信周波数の可変に応じて可変するよう
に構成したことを特徴とするチユーナ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15041884U JPS6168537U (ja) | 1984-10-04 | 1984-10-04 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15041884U JPS6168537U (ja) | 1984-10-04 | 1984-10-04 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6168537U true JPS6168537U (ja) | 1986-05-10 |
Family
ID=30708563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15041884U Pending JPS6168537U (ja) | 1984-10-04 | 1984-10-04 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6168537U (ja) |
-
1984
- 1984-10-04 JP JP15041884U patent/JPS6168537U/ja active Pending