JPS6175548A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6175548A
JPS6175548A JP59196679A JP19667984A JPS6175548A JP S6175548 A JPS6175548 A JP S6175548A JP 59196679 A JP59196679 A JP 59196679A JP 19667984 A JP19667984 A JP 19667984A JP S6175548 A JPS6175548 A JP S6175548A
Authority
JP
Japan
Prior art keywords
substrate
metal
semiconductor
insulating film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59196679A
Other languages
English (en)
Inventor
Hiroshi Tsuneno
常野 宏
Akira Otsuka
昭 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Sumitomo Electric Industries Ltd
Original Assignee
Hitachi Ltd
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Sumitomo Electric Industries Ltd filed Critical Hitachi Ltd
Priority to JP59196679A priority Critical patent/JPS6175548A/ja
Publication of JPS6175548A publication Critical patent/JPS6175548A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10Containers or parts thereof
    • H10W76/12Containers or parts thereof characterised by their shape
    • H10W76/15Containers comprising an insulating or insulated base
    • H10W76/157Containers comprising an insulating or insulated base having interconnections parallel to the insulating or insulated base
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69Insulating materials thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/682Shapes or dispositions thereof comprising holes having chips therein
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07551Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5363Shapes of wire connectors the connected ends being wedge-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置に関し、特に、Al又はAl系合金
又はCu又はCu系合金よりなる半導体装基板に関する
〔背景技術〕
半導体装置においてはセラミック基板が多用されている
。例えば、サーディツプ型半導体パッケージにおいては
、セラミック基板上に半導体素子を搭載し、ガラスで気
密封止する形態がとられている。しかるに、このセラミ
ック基板を使用する場合法のごとき問題がある。
第一に、セラミック基板は、一般に、その重量が重く当
該基板よりなるパッケージをモジュール基板(ボード)
などの実装基板に実装すると、大変な重量のものとなり
持ち運びに不便をきたすという問題がある。特に、近時
は高密度実装化の傾向にあり、これに伴ない、増々重く
なるという傾向にある。
第二に、セラミック基板は、他物との衝突により欠けた
り、割れたりするという問題がある。
重量が重いということもその原因の一つをなしているよ
うである。
第三にセラミック基板は、一般に、多層配線を行う関係
から、セラミック多層配線基板が使用される。この多層
配線基板は、一般に、例えば、導体パターンを印刷した
アルミナのグリーンシ一トを複数順次積み重ね熱圧着後
1500°C前後の高沢で焼結するという方法により作
られる。従って、その加工がめんどうであるばかりでな
く、焼結に多量のエネルギーを要したりしてコストも高
いものとなっている。
又、セラミック基板にあっては、加工性に難点があり、
任意形状のものを作ろうとしても容易でないという問題
もある。
第四に、セラミック基板は、Cu、Al等の金属材料に
較べてその熱抵抗が大で、熱放散性が悪いという問題が
あり、例えば、大電流を流す消費電力の大きい半導体装
置では放熱フィンを取付けなければならないなどの対策
をこうじなければならない。
なお、半導体装置のパッケージに関する技術は、たとえ
ば工業調査会発行「IC化実装技術」 (日本マイクロ
エレクトロニクス協会編)のP135〜P150に示さ
れている。
〔発明の目的〕
本発明の目的は金属材料をパッケージの一部として用い
た半導体装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
即ち、上記金属材料として最適であるAl又はAl系合
金又はCu又はCu系合金を用いこれら金属(合金)の
例えばプレス加工により、一工程で、任意形状のものを
作り、その表面に化成処理などにより稠密な酸化膜を形
成することによって軽く、割れ欠けを生ぜず、熱抵抗が
小さい優れた半導体パッケージ月料を得る。
〔実施例〕
次に、本発明の実施例を図面に基づいて説明する。
第1図は、本発明を適用したリードレス・チップ・キャ
リア(LCC)タイプパッケージの断面図を示す。
第1図にて、1は半導体素子(半導体チップ)を搭載す
る底部基板である。該基板1は、例えば、Al金金属り
構成される。Al金金属、塑性変形能や延展性に優れ、
加工容易で任意の形状を作り易い。
従って、プレス加工によるスタシピングにより、第1図
に示すような、半導体チップを搭載するための溝部(キ
ャビティ部)2や当該溝部周辺の凸凹形状を上面にもつ
基板1が、一工程で、簡単に作れる。
又、第1図にて、3は半導体チップであり、上記基板1
の溝部2上部に接合材料4により接合固着される。
半導体チップ3は、例えばシリコン(Si)単結晶基板
から成り、周知の技術によってこのチップ内には多数の
回路素子が形成され、1つの回路機能が与えられている
回路素子の具体例は、例えばM OS (ll!eta
lOxide Sem1conductor)  トラ
ンジスタから成り、これらの回路素子によって、例えば
メモリや論理回路の回路機能が形成されている。
接合材料4には、各種のものが使用できるが、半導体チ
ップ3と基板1との熱膨張係数差を吸収できるような、
例えば、Ag粉末等を含むポリイミド系樹脂あるいはエ
ポキシ系樹脂の導電接着剤(銀ペースト)や半田を使用
することが好ましい。
半導体チップ3は、第1図に示すように、配線部5と例
えばAl線よりなるボンディングワイヤ6により例えば
周知の超音波ボンディング法によりワイヤボンディング
される。配線部5は、例えばAl金金属蒸着することに
より形成することができる。
本発明では半導体チップを搭載する基板1を前記のごと
く、Al金金属より構成したので、かかる配線部5と基
板lの表面との間に酸化物よりなる絶縁膜を介在させる
必要がある。
第1図にて、7は絶縁膜であり、この絶縁膜は基板1に
使用したAl金金属化成処理することにより容易に作る
ことができる。化成処理の好ましい例としては、酸処理
を行い、次いで熱処理することが挙げられる。
即ち、硫酸等の酸を使用して基板1の表面処理を行い、
次いで、加熱して熱処理すると、Al金金属表面に稠密
な酸化被膜を形成することができる。酸処理を例えば過
酸化水素()1202 )等の過酸化物により行っても
よい。酸処理と熱処理を併行して行うことが稠密な酸化
膜を形成する」−で好ましいが、いずれか一方の処理で
も差支えず、本発明基板は容易に酸化膜を形成すること
ができる特定の金属素材を使用していることを特長とし
ており、必要に応じて酸化膜を容易に作ることができる
次に、主として、半導体チップ3を外的環境から保護す
るために、第1図に示すように、封着材料8を使用して
、基板1上にキャップ9を取付する。
封着材料8には、低融点ガラスや樹脂接着剤などが用い
られる。L CC実装時にはパッケージを倒置して電極
5を用いてモジュール基板等の実装基板に半田付けすれ
ばよい。
キャップ9は、基Fi、1と同様にAfl金属により構
成することが、軽量化等の観点から好ましい。
更に、第1図にて、10は外部コンタク1〜部であり、
金属により構成され、モジュール基板などの実装基板に
、この外部コンタクト部IOの基板底面部(下部電極)
11を半田付けすることにより、第1図に示すL CC
パッケージを倒置せずに、実装することもできる。この
外部コンタクト部10は第1図ではその図示が省略され
ているが、配線部5と接続され、更に前記のごとくこの
配線部5は半導体チップ3とワイヤボンディングされて
いるので、外部コンタクト部10を介して半導体チップ
3内に信号の入出力が可能となっている。
次に、本発明の他の実施例を第2図に基づき説明する6 第2図は、半導体素子を搭載する底部基板、キャップ及
び金属リードフレームを組合せ、ガラスで気密封止した
半導体装置(サーディツプ型パッケージ)の断面図を示
す。
第1図に示すパッケージと同様に、半導体素子を搭載す
る底部基板12をAl金金属より構成する。半導体チッ
プ13を接合月料14により当該基板12上にダイボン
ディングする。
半導体チップ13及び接合材料14には、第1図に示す
チップ3及び接合材料4と同様のものが例示される。
第2図に示すパッケージでは、キャップ15と基板12
との間に金属リードフレーム16を介在させ、封止材料
17により封止する。又、半導体チップ13とリードフ
レーム16とを例えばAl。
線より成るボンディングワイヤ18によりワイヤボンデ
ィングする。
キャップ15は、第1図に示すキャップ8と同様に、基
板lと同様の材質により構成することが好ましい。即ち
、Al金金属より構成することが好ましい。封止材料1
7は例えば低融点ガラスを使用することが好ましい。
尚第2図にて、19はA(1203よりなる酸化膜(絶
縁膜)である。
〔効果〕
(1)本発明によれば、半導体装置用部材特に半導体素
子を搭載する基板をAl金金属より構成したので、これ
により、基板は軽量化され、セラミック基板に比して熱
抵抗を低減でき又、他物と衝突しても割れたり欠けたり
することがない。キャップも同様にAfl金属により構
成することにより軽量化、熱抵抗の低減2割れ欠けの防
止に役立つ。
(2)又、Al金金属塑性変形や延展性に優れ加工が極
めて容易なので、第1図に示すような複雑な形状面を有
する基板を一工程で容易に製造することができ、任意の
形状のものを用途に応じて適宜作り出すことができる。
セラミック多層配線基板にあっては、グリーンシー1〜
を多層に積層し、焼結する必要があるが、本発明によれ
ば、工程が簡素化され、コス1−の安い半導体装置が提
供できる。
(3)本発明半導体装置用部材は、稠密な酸化膜を形成
しゃすいAl金金属りなるので、必要に応じて絶縁膜を
容易に形成できる。
以−L本発明者によってなされた発明を実施例にもとづ
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
例えば、前記実施例では基板やキャップをAl金金属よ
り構成する例を示したが、Al金金属代えてAlを主成
分としたAl系合金やCuやCuを主成分としたCu系
合金であってもよい。合金化することにより熱膨張係数
をコントロールすることも可能で、その製品に適した熱
膨張係数のものを供給することができる。
又、前記第1図に示す実施例では基板やキャップの略全
面に酸化膜を被覆して成る例を示したが、一部であって
もよく、本発明では必要に応じて酸化膜を被覆すればよ
い。
この酸化膜の形成は化成処理によることが好ましいこと
は前記実施例に示す通りであるが、スパッタリング等の
方法によってもよい。
〔利用分野〕
本発明は気密封止型半導体装置のみならず、半導体素子
を搭載する底部基板、キャップよンよび金属リードフレ
ームを組合せ、樹脂で封止するような樹脂封止型半導体
装置についても適用することができ、例えば次のような
分野の半導体装置に有用である。
(1)サーディツプおよびフラットパックパッケージ並
びにそれらの樹脂封止型パッケージ(2)ガラス封止お
よび樹脂封止型L CC(3)PLCC(リードを底面
に折曲げして成る樹脂封止型r、 c c ) 図面の簡tltな説明 第1図は本発明部月を使用して成るL CCパッケージ
の継面図、 第2図は同サーディツプ型パッケージの断面図である。
1・・・基板、2・・・キャビティ部、3・・・半導体
チップ、4・・・接合材料、5・・・配線部、6・・・
ボンディングワイヤ、7・・・絶縁膜、8・・・封着月
料、9・・・キャップ、10・・・外部コンタクト部、
11・・・基板底面部(下部電極)、12・・・底部基
板、13・・・半導体チップ、14・・・接合材料、1
5・・・キャップ、】6・・・金属リードフレーム、1
7・・・封止材料、18・・・ボンディングワイヤ、1
9・・・酸化膜(絶縁膜)。

Claims (1)

  1. 【特許請求の範囲】 1、Al又はAl系合金又はCu又はCu系合金よりな
    る金属部材の表面の一部又は全面に、酸化物よりなる絶
    縁膜を被覆してなる部材を用いたことを特徴とする半導
    体装置。 2、絶縁膜が、Al又はAl系金又はCu又はCu系合
    金よりなる金属部材を化成処理することにより形成され
    た当該金属又は合金の酸化物よりなる特許請求の範囲第
    一項記載の半導体装置。 3、部材に半導体素子が搭載されている特許請求の範囲
    第1項記載の半導体装置。
JP59196679A 1984-09-21 1984-09-21 半導体装置 Pending JPS6175548A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59196679A JPS6175548A (ja) 1984-09-21 1984-09-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59196679A JPS6175548A (ja) 1984-09-21 1984-09-21 半導体装置

Publications (1)

Publication Number Publication Date
JPS6175548A true JPS6175548A (ja) 1986-04-17

Family

ID=16361789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59196679A Pending JPS6175548A (ja) 1984-09-21 1984-09-21 半導体装置

Country Status (1)

Country Link
JP (1) JPS6175548A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01214052A (ja) * 1988-02-22 1989-08-28 Toshiba Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01214052A (ja) * 1988-02-22 1989-08-28 Toshiba Corp 半導体装置

Similar Documents

Publication Publication Date Title
US4577056A (en) Hermetically sealed metal package
US5504372A (en) Adhesively sealed metal electronic package incorporating a multi-chip module
US4656499A (en) Hermetically sealed semiconductor casing
US4542259A (en) High density packages
US4784974A (en) Method of making a hermetically sealed semiconductor casing
US5521429A (en) Surface-mount flat package semiconductor device
JP2592308B2 (ja) 半導体パッケージ及びそれを用いたコンピュータ
US5103292A (en) Metal pin grid array package
EP0132849A2 (en) Clad metal lead frame substrates
JPH06283650A (ja) 半導体装置
US5841183A (en) Chip resistor having insulating body with a continuous resistance layer and semiconductor device
US6613605B2 (en) Interconnection method entailing protuberances formed by melting metal over contact areas
EP0100817B1 (en) A hermetically sealed casing of an electrical device and process of manufacturing
JPH0196952A (ja) 気密封止チツプキヤリア
JP2737332B2 (ja) 集積回路装置
JPH06216492A (ja) 電子装置
JPS6153746A (ja) 半導体装置
JPH0228356A (ja) 表面実装型半導体装置及びその製造方法
JP3051225B2 (ja) 集積回路用パッケージ
JP2710893B2 (ja) リード付き電子部品
JPS6292354A (ja) ハイブリツドic
JP2675077B2 (ja) 半導体装置用リードフレーム
JPS6236385B2 (ja)
WO1995008188A1 (en) Flip chip in metal electronic packages
JPH01276658A (ja) 半導体素子収納用パッケージ