JPS6180343A - 実装メモリの試験方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は読出し／書込み可能なメモリ素子を複数個搭載
したプリント板におけるメモリ試験方法に関する。

近年、マイクロプロセッサが電子装置の制御部として多
く使用されおり、ａ能の拡大とともに使用されるメモリ
の容量が益々増大している。そのため読出し／書込め可
能なメモリ素子の大集積化とともに、数十個のメモリ素
子を括載して数百にハイド以−トの大容量主記憶部を折
損するプリン１板が実現している。

以上のような電子装置においては特に読出し／書込め可
能なメモリ　（以下メモリと称する）０）信頼性は重要
であって、そのため電子装置に実装された状態のメモリ
の試験か容易に行えることが必要とされている。

実装メモリの試験方法として読出し／書込め試験が通常
よく行われているが、ごれはハイ１またはワ−）′単位
のデータの書込みを行った後５該アドレスのデータを読
’ｆｆ５！す、書込めデータと詩取りデータの一致・不
一致を照合する方法である。しかしそのハイドまたはワ
−１を構成する１ニノ１．　ｉ；１メモリ素子上別々に
分１１シ配置されている。即ちハイド単位で読出し／書
込め試験を行いエラ　か発生しても、エラーを発生した
素子を特定するためにはエラーヒツトを解析し、該素子
を指定する必要がある。

そのため読出し／書込め試験を行った結果、エラーを発
生したメモリ素子の物理的な配置を指定・表示する試験
方法が要望されている。

〔従来の技術〕

以下従来例を説明する。

第２図（ａｌはメモリプリント板の構成を表すブロック
図で、同時にメモリ素子の配置を表している。

即ちＡ・Ｂ・・Ｎはプリン１へ板の横座標を、０・１・
２・・・７は縦座標を示し、該プリンｉ・板に記載され
、ＯＡ、ＯＢの如く指定される。図中。

０Δ〜７Ｎはメモリ素子、２１はデータバスインタフェ
ース、１０３はデータバス２２２はアドレスデコーダ、
１０４はアドレスバス、１００はデータ出力線、１０１
はデータ入力線、１０２は素子連沢線である。上記構成
のメモリプリント板であって、マイクロプロセツサ等に
よりアドレス指定され、該メモリ素子に対してデータが
入出力される。

以上のメモリプリント板の読出し／書込み試験は指定の
データをアドレス順に順次書込み・読取り動作を行い、
書込みデータ、読取りデータの一致・不一致を判定する
ものである。第２図（ｂ）はデータ（ＡＡＡＡ）を書込
み、読取った結果、不一・致（エラー）を発生したアド
レスについて、書込めデータと読取りデータを表示した
ものである。　・なお図中、］６ｉ１！表示であり、デ
ータの１−位２桁は−１−位ハイ１〜を、下位２桁は下
位ハイドを表す。

また書込めデータとしては、一般に（ＡＡＡＡ）の他、
　　（００００）、　　（５５５５１］等が使用される
。

これらのデータよりエラー発生メモリ素子を探索するに
ば、ア［レスとメモリ素子との対象表を作成しておき、
第２図ｔｂ＋に示されるエラーアドレスより、該当する
メモリ素子を求める。このとき求められるメモリ素子は
１６個であり、続いて第２図（ｂ）に示されるライ１−
データとり一トデータを比較してエラーヒントを解析す
る。図の例ではＡ→１０１０ ８→１０００ であるため、下位ハイドのビット１にエラーを生してい
ることか判明する。第２図（ａｌの配列においてＡ列が
該アドレスの下位ハイドとし、座標０〜７をビットＯ〜
ヒツト７に対応さセると、ＩＡのメモリ素子にエラーが
発生していることが判断できる。

〔発明が解決しようとする問題点〕　　−上記説明した
ように、読出し／書込み試験において、エラ−アトルス
、書込みデータ、読出しデータにより、試験者がエラー
発生メモリ素子を判別する方法では９判別ミスおよび時
間を要すると云う問題点があった。

〔問題点を解決するだめの手段〕

上記従来の問題点は、プリント板上のメモリ素子の位置
を表す座標と該メモリ素子をアクセスするアｌレスとを
対応させるテーブル手段を設り。

エラーを発生したアドレスおよび読出し／書込みデータ
よりエラーヒツトを解析し１　エラー発生アドレスに該
当する複数のメモリ素子よりエラー発生メモリ素子を指
定表示する本発明によるメモリ試験方法により解決する
ことができる。

〔作用〕

第１図（ｂ）は試験結果の表示例を示す図であって。

３０は第２図（ｂｌに示す従来のエラー表示部分、３３
はエラー発生メモリ素子の位置情報を示す表示部分であ
る。即ち、３１はエラー発生アドレス。

３２はエラービットを解析してエラー発生アｌレスに該
当するメモリ位置情報−Ｌに、ブリンク等で該当メモリ
素子の位置を表示した例である。即ち。

本表示例でばＩＡにあるメモリ素子がエラーを発生して
いることがわかる。

」二記エラー発生メモリの解析および表示を行うため、
すべてのアドレスについて上記表示部分３３と同一の位
置情報をテーブル化（以下位置テーブルと称する）する
。位置テーブルは各アｌレスについて、ビットごとに該
当メモリ素子位置を記入したもので、エラー発生時参照
される。

以」二のように試験結果、エラー発生メモリ素子がプリ
ント板上の座標で表示されるためエラー発化メモリ素子
の交換等が容易となる効果がある。

〔実施例〕

本発明の実施例を図を用いて説明する。

第１図ｔａｌは文書通信可能な日本語処理端末装置の１
例を表すブロック図、第１図（ｂｌは端末装置付属のデ
ィスプレイ部に表示した試験結果表示例。

第１図（Ｃ１は試験動作を表すフローチャートである。

なお全図を通じて同一記号は同一の対象物を表す。

第１図（ａｌにおいて、２０はマイクロプロセッサ等で
構成される制御部、２１ば上記４０部で被試験メモリプ
リント板、２２ばフロッピーディスク２３に格納されて
いる試験プログラムを試験時格納する記憶部、２４は上
位コンピータと通信を行う通信制御部、２５はディスプ
レイ部、２６はキーホード部である。

前記位置テーブルはフロッピーディスク２３に格納され
ており、試験時、記憶部２２に格納されて参照される。

なお被試験メモリプリント板２１以外の記憶部２２が存
在しない装置においては。

試験プログラム、位置テーブル、試験結果等は被試験メ
モリプリント板２１の試験部分とロールしながら格納さ
れ実行される。

第１図（ｂ）に示す表示に係わるエラー発生メモリ素子
解析動作を第１図（Ｃ１に従って説明する。

（１）制御部２０は書込みデータ例えば（Ａ　Ａ　Ａ　
Ａ〕を内蔵のアドレスカウンタに従って順次被試験メモ
リに書込む。

（２）　　メモリがダイナミックメモリであれば、リフ
レッシュ時間Ｔｒｆ経過後該メモリの内容を読み取る。

（３）書込みデータと読取りデータと比較し、一致不一
致を判定する。

（４）一致の場合は次のアドレスに進む。

（５）不一致の場合は２位置テーブルを検索し、該当ア
ドレスの位置テーブルを抽出し５記憶部２２の指定のア
ドレスに格納する。

（６）続いて該書込みデータと読取りデータを１ヒント
づつ比較し、不一致ビットを検出して、上記格納した位
置テーブルの該当ビットにフラグを立てて記録する。

（７）該アドレスの試験を終了し次のアドレスへ進む。

（８）試験終了後、従来の表示の他、第１図（ｂｌの３
３に示すようにエラー発生アドレスの位置テーブルを表
示し、フラグ個所をブリンクする。

なお上記手順でブロック単位またはすべての被試験メモ
リに書込みデータを書込んだ後読取り。

一括処理を行うこともできる。

〔発明の効果〕

以上説明したように１本発明によれば、実装メモリの読
出し／書込み試験結果、エラーを発生したメモリのプリ
ント板上の位置を解析表示するため、メモリ素子の交換
等短時間に試験することができる効果がある。

【図面の簡単な説明】

第１図（ａｌは本試験方法を実施する例を示す端末装置
のブロック図。 第１図（ｂｌは試験結果の表示例を示す図。 第１図ＩＣ）はエラー発生メモリのプリント板上の位置
を解析する動作のフローチャート。 第２図ｆ８）はメモリプリント板の構成例を表すブロッ
ク図。 第２図（ｂｌは従来の試験方法を表す表示例。 である。図中。 、ＯＡ〜７Ｎはメモリ素子の位置を表す座標。 ２１は主記憶部を構成する被試験メモリプリント（反。 ２３は試験プログラムを格納するフロッピーディスク。 ２５ばディスプレイ部。 ３１はエラー発生アドレス表示部分２ ３２はエラー発生メモリ素子を指定する部分。 である。 災１　口（ｃ） 阜　２　目　（７１）

Claims (1)

【特許請求の範囲】
1. 読出し／書込み可能な複数のメモリ素子を搭載したプリ
   ント板におけるメモリ素子の試験方法であって、プリン
   ト板上のメモリ素子の位置を表す座標と該メモリ素子を
   アクセスするアドレスとを対応させるテーブル手段を設
   け、エラーを発生したアドレスおよび読出し／書込みデ
   ータよりエラービットを解析し、エラー発生アドレスに
   該当する複数のメモリ素子よりエラー発生メモリ素子を
   指定表示することを特徴とする実装メモリの試験方法。