JPS6180568A - デイジタルデ−タ再生回路 - Google Patents
デイジタルデ−タ再生回路Info
- Publication number
- JPS6180568A JPS6180568A JP20218284A JP20218284A JPS6180568A JP S6180568 A JPS6180568 A JP S6180568A JP 20218284 A JP20218284 A JP 20218284A JP 20218284 A JP20218284 A JP 20218284A JP S6180568 A JPS6180568 A JP S6180568A
- Authority
- JP
- Japan
- Prior art keywords
- output
- counter
- circuit
- converter
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えば記録装置としてＶＴＲを用いたＰＩ
ＣＭテープレコーダに適用されるディジタルデータ再生
回路に関する。
ＣＭテープレコーダに適用されるディジタルデータ再生
回路に関する。
ビデオ信号と同様に水平同期信号及び垂直同期信号を有
し、映像信号の代わりにディジタルオーディオ信号デー
タを重畳した疑似ビデオ信号を形成することにより、Ｖ
ＴＲを用いてディジタルオーディオ信号を磁気テープに
記録することがなされている。再生時には、ＶＴＲから
出力されるこの疑似ビデオ信号の出力から、所定値以上
のレベルのものが抜き取られる。このようにＶＴＲの出
力の所定値以上のレベルのものが抜き取られることによ
り、疑似ビデオ信号に重畳されたディジタルオーディオ
信号データがパルス波形に整形される。
し、映像信号の代わりにディジタルオーディオ信号デー
タを重畳した疑似ビデオ信号を形成することにより、Ｖ
ＴＲを用いてディジタルオーディオ信号を磁気テープに
記録することがなされている。再生時には、ＶＴＲから
出力されるこの疑似ビデオ信号の出力から、所定値以上
のレベルのものが抜き取られる。このようにＶＴＲの出
力の所定値以上のレベルのものが抜き取られることによ
り、疑似ビデオ信号に重畳されたディジタルオーディオ
信号データがパルス波形に整形される。
ＶＴＲ出力を抜き取るレベルの闇値は、疑似ビデオ信号
に重畳されたディジタルオーディオ信号の振幅の中央の
レベルが最適である。疑似ビデオ信号にレベル基準信号
が挿入されている場合は、このレベル基準信号を基に最
適な闇値が設定される。ところが、レベル基準信号が挿
入されていない場合には、レベル基準信号を基に最適な
闇値を設定することはできない。このため、このような
場合の闇値は、従来、マニュアルで設定されている。
に重畳されたディジタルオーディオ信号の振幅の中央の
レベルが最適である。疑似ビデオ信号にレベル基準信号
が挿入されている場合は、このレベル基準信号を基に最
適な闇値が設定される。ところが、レベル基準信号が挿
入されていない場合には、レベル基準信号を基に最適な
闇値を設定することはできない。このため、このような
場合の闇値は、従来、マニュアルで設定されている。
ＶＴＲの出力レベルは各機種毎に相違している。
また、同−機種内においても、各機械毎に出力レベルの
ばらつきがある。従って、再生するＶＴＲの機械が違え
ば、最適な闇値のレベルも相違する。
ばらつきがある。従って、再生するＶＴＲの機械が違え
ば、最適な闇値のレベルも相違する。
データ中にレベルＳ車信号が挿入されていない場合には
、上述のように、闇値がマニュアルで設定され、設定さ
れたレベルに固定される。このため、闇値のレベルは、
ＶＴＲを変える毎にマニュアルで設定し直さなければな
らない。しかし、マニュアルで最適値を設定することは
、非常に困難である。また、このように闇値レベルがマ
ニュアルで固定されていると、Ｖ Ｔ’ Ｒの出力レベ
ルに変動が生じ、闇値の最適なレベルが変動した場合や
１．電源電圧の変動などで闇値の設定レベルが変動した
場合などに対処できない。闇値のレベルが最適値に設定
されていないと、エラーレイトの劣化を招（。また、闇
値のレベルが最適値から太き（外れている場合には、デ
ィジタルオーディオ信号データを再生することが不可能
となる。
、上述のように、闇値がマニュアルで設定され、設定さ
れたレベルに固定される。このため、闇値のレベルは、
ＶＴＲを変える毎にマニュアルで設定し直さなければな
らない。しかし、マニュアルで最適値を設定することは
、非常に困難である。また、このように闇値レベルがマ
ニュアルで固定されていると、Ｖ Ｔ’ Ｒの出力レベ
ルに変動が生じ、闇値の最適なレベルが変動した場合や
１．電源電圧の変動などで闇値の設定レベルが変動した
場合などに対処できない。闇値のレベルが最適値に設定
されていないと、エラーレイトの劣化を招（。また、闇
値のレベルが最適値から太き（外れている場合には、デ
ィジタルオーディオ信号データを再生することが不可能
となる。
従って、この発明の目的は、ＶＴＲからの出力レベルに
応じて最適な闇値を自動的に設定することにより、どの
ようなＶＴＲを用いても最適な闇値を設定することがで
き、また、ＶＴＲの出力レベルの変動に対処することが
でき１．闇値が電源電圧の変動の影響を受けることのな
いディジタルデータ再生回路を提供することムこある。
応じて最適な闇値を自動的に設定することにより、どの
ようなＶＴＲを用いても最適な闇値を設定することがで
き、また、ＶＴＲの出力レベルの変動に対処することが
でき１．闇値が電源電圧の変動の影響を受けることのな
いディジタルデータ再生回路を提供することムこある。
（問題点を解決するための手段〕
この発明は、クランプ回路２と、所定周期毎のクロック
でカウント動作を行うカウンタ６と、このカウンタ６の
出力をアナログ信号に変換する第１のＤ／Ａコンバータ
１２と１．クランプ回路６の出力と第１のＤ／Ａコンバ
ータ１２の出力を比較し、第１のＤ／Ａコンハ゛−夕１
２の出力がクラン、 プ回路２の出力のピーク値を越
えることを検出する検出回路４と、この検出回路４の出
力信号からカウンタのカウント動作を停止すると共に、
その時のカウンタの出力をラッチ回路１３にラッチさせ
る制御回路７と、ラッチ回路１３の出力をアナログ信号
に変換する第２のＤ／Ａコンバータ１４と、この第２の
Ｄ／Ａコンバータ１４の出力とクランプ回路２の出力と
が供給され、ディジタル信号を出力する比較回路３とを
１ｎえたディジタルデータ再生回路である。
でカウント動作を行うカウンタ６と、このカウンタ６の
出力をアナログ信号に変換する第１のＤ／Ａコンバータ
１２と１．クランプ回路６の出力と第１のＤ／Ａコンバ
ータ１２の出力を比較し、第１のＤ／Ａコンハ゛−夕１
２の出力がクラン、 プ回路２の出力のピーク値を越
えることを検出する検出回路４と、この検出回路４の出
力信号からカウンタのカウント動作を停止すると共に、
その時のカウンタの出力をラッチ回路１３にラッチさせ
る制御回路７と、ラッチ回路１３の出力をアナログ信号
に変換する第２のＤ／Ａコンバータ１４と、この第２の
Ｄ／Ａコンバータ１４の出力とクランプ回路２の出力と
が供給され、ディジタル信号を出力する比較回路３とを
１ｎえたディジタルデータ再生回路である。
ラッチ回路１３の出力がＤ／Ａコンバータ１４により１
／２されると共にアナログ信号に変換され、このＤ／Ａ
コンバータ１４の出力が闇値とされて、クランプ回路２
の出力がコンパレータ３により抜き取られる。カウンタ
６は所定周期のクロックによりアップカウントされ、カ
ウンタ６の出力がＤ／Ａコンバータ１２によりアナログ
信号に変換され、クランプ回路２の出力のピーク値とコ
ンパレータ４で比較される。カウンタ６がアップカウン
トすることで、Ｄ／Ａコンバータ１２の出力がクランプ
回路２の出力のピーク値に近づ（。
／２されると共にアナログ信号に変換され、このＤ／Ａ
コンバータ１４の出力が闇値とされて、クランプ回路２
の出力がコンパレータ３により抜き取られる。カウンタ
６は所定周期のクロックによりアップカウントされ、カ
ウンタ６の出力がＤ／Ａコンバータ１２によりアナログ
信号に変換され、クランプ回路２の出力のピーク値とコ
ンパレータ４で比較される。カウンタ６がアップカウン
トすることで、Ｄ／Ａコンバータ１２の出力がクランプ
回路２の出力のピーク値に近づ（。
Ｄ／Ａコンバータ１２の出力がクランプ回路２の出力の
ピーク値のレベルと略々等しくなる時のカウンタ６の出
力がラッチ回路１３にラッチされる。
ピーク値のレベルと略々等しくなる時のカウンタ６の出
力がラッチ回路１３にラッチされる。
このラッチ回路１３の出力がＤ／Ａコンバータ１４によ
り１／２とされると共にアナログ信号に変換され、闇値
とされる。同様の動作が繰り返され、ラッチ回路１３に
は常に最適な闇値を設定するデータが貯えられる。
り１／２とされると共にアナログ信号に変換され、闇値
とされる。同様の動作が繰り返され、ラッチ回路１３に
は常に最適な闇値を設定するデータが貯えられる。
以下、この発明の一実施例について図面を参照して説明
する。第１図において１がＶＴＲを示す。
する。第１図において１がＶＴＲを示す。
ＶＴＲ１に装着された磁気テープには、疑似ビデオ信号
に重畳された例えば１６ビノトのディジタルオーディオ
信号データが記録されている。この疑似ビデオ信号上に
重畳されたオーディオ信号データがＶＴＲＩから出力さ
れ、この出力がクランプ回路２に供給される。この疑似
ビデオ信号上のオーディオ信号データの振幅レベルは、
最大値から最小値までで、例えば１．０■を基準とする
ものである。クランプ回路２で疑似ビデオ信号のベデス
クルレベルがクランプされ、クランプ回路２の出力がコ
ンパレータ３に供給されると共に、コンパレータ４に供
給される。
に重畳された例えば１６ビノトのディジタルオーディオ
信号データが記録されている。この疑似ビデオ信号上に
重畳されたオーディオ信号データがＶＴＲＩから出力さ
れ、この出力がクランプ回路２に供給される。この疑似
ビデオ信号上のオーディオ信号データの振幅レベルは、
最大値から最小値までで、例えば１．０■を基準とする
ものである。クランプ回路２で疑似ビデオ信号のベデス
クルレベルがクランプされ、クランプ回路２の出力がコ
ンパレータ３に供給されると共に、コンパレータ４に供
給される。
一方、疑似ビデオ信号中の垂直ブランキングパルスが端
子５からカウンタ６のクロック入力端子に供給されると
共に、カウンタコントローラ７及びゲート回路１１に供
給される。カウンタ６は、例えば４ビツトのカウンタで
、カウンタ６にはプリセットデータがロードパルス発生
回路８がらカウンタ６に供給されるロードパルスにより
制御されてロードされる。ロードパルス発生回路８には
、端子９及び１０からパワーオン信号及びドロップアウ
ト検出信号が供給されると共に、カウンタコントローラ
７から制御信号が供給される。パワーオン時或いはドロ
ップアウトが検出された時には、プリセットデータ（１
０００）がカウンタ６にロードされる。カウンタコント
ローラ７から制御信号が供給されると、プリセントデー
タ（Ｏｌ １０）がカウンタ６にロードされる。
子５からカウンタ６のクロック入力端子に供給されると
共に、カウンタコントローラ７及びゲート回路１１に供
給される。カウンタ６は、例えば４ビツトのカウンタで
、カウンタ６にはプリセットデータがロードパルス発生
回路８がらカウンタ６に供給されるロードパルスにより
制御されてロードされる。ロードパルス発生回路８には
、端子９及び１０からパワーオン信号及びドロップアウ
ト検出信号が供給されると共に、カウンタコントローラ
７から制御信号が供給される。パワーオン時或いはドロ
ップアウトが検出された時には、プリセットデータ（１
０００）がカウンタ６にロードされる。カウンタコント
ローラ７から制御信号が供給されると、プリセントデー
タ（Ｏｌ １０）がカウンタ６にロードされる。
カウンタ６のデータ出力がＤ／Ａコンバータ１２に供給
されると共にラッチ回路１３に供給される。Ｄ／Ａコン
バータ１２の出力がコンパレータ４に供給される。Ｄ／
Ａコンバータ１２によりカウンタ６の出力がアナログ値
に変換される。カウンタ６の出力が例えば（０１１０）
の時、０．６ Ｖのアナログ値に変換され、（１０００
）の時０．８■のアナログ値に変換される。このアナロ
グ値に変換されたカウンタ６の出力とクランプ回路２の
出力とがコンパレータ４で比較される。
されると共にラッチ回路１３に供給される。Ｄ／Ａコン
バータ１２の出力がコンパレータ４に供給される。Ｄ／
Ａコンバータ１２によりカウンタ６の出力がアナログ値
に変換される。カウンタ６の出力が例えば（０１１０）
の時、０．６ Ｖのアナログ値に変換され、（１０００
）の時０．８■のアナログ値に変換される。このアナロ
グ値に変換されたカウンタ６の出力とクランプ回路２の
出力とがコンパレータ４で比較される。
コンパレータ４の出力がカウンタコントローラ７に供給
される。カウンタコントローラ７には、カウンタ６のキ
ャリー出力が供給される。Ｄ／Ａコンバータ１２の出力
がクランプ回路２の出力より大きくなると、コンパレー
タ４の出カニより、カウンタス）７プ信号及びロードパ
ルス発生回路８の制御信号がカウンタコントローラ７で
形成される。また、カウンタ６からキャリーが出力され
ると、同様に、カウンタストップ信号及びロードパルス
発生回路８の制御信号がカウンタコントローラ７で形成
される。
される。カウンタコントローラ７には、カウンタ６のキ
ャリー出力が供給される。Ｄ／Ａコンバータ１２の出力
がクランプ回路２の出力より大きくなると、コンパレー
タ４の出カニより、カウンタス）７プ信号及びロードパ
ルス発生回路８の制御信号がカウンタコントローラ７で
形成される。また、カウンタ６からキャリーが出力され
ると、同様に、カウンタストップ信号及びロードパルス
発生回路８の制御信号がカウンタコントローラ７で形成
される。
カウンタストップ信号は、カウンタコントローラ７から
カウンタ６に供給されると共に、ゲート回路１１に供給
される。制御信号は、カウンタコントローラ７からロー
ドパルス発生回路８に供給される。カウンタストップ信
号がカウンタ６に供給されると、カウンタ６のカウント
動作が停止する。この時、ゲート回路１１に供給される
カウンタストップ信号により、ゲート回路１１が開かれ
、ゲート回路１１を介してラッチ回路１３に垂直ブラン
キングパルスが供給される。これにより、この時のカウ
ンタ６の出力データがラッチ回路１３にラッチされる。
カウンタ６に供給されると共に、ゲート回路１１に供給
される。制御信号は、カウンタコントローラ７からロー
ドパルス発生回路８に供給される。カウンタストップ信
号がカウンタ６に供給されると、カウンタ６のカウント
動作が停止する。この時、ゲート回路１１に供給される
カウンタストップ信号により、ゲート回路１１が開かれ
、ゲート回路１１を介してラッチ回路１３に垂直ブラン
キングパルスが供給される。これにより、この時のカウ
ンタ６の出力データがラッチ回路１３にラッチされる。
ラッチ回路１３にカウンタ６の出力データがラッチされ
ると、カウンタコントローラ７からロードパルス発生回
路８に制御信号が供給され、カウンタ６にプリセットデ
ータ（０１１，０）がロードされる。
ると、カウンタコントローラ７からロードパルス発生回
路８に制御信号が供給され、カウンタ６にプリセットデ
ータ（０１１，０）がロードされる。
ラッチ回路１３の出力が１ビツトシフトされて１／２倍
され、Ｄ／Ａコンバータ１４に供給される。Ｄ／Ａコン
バータ１４により、ラッチ回路１３の出力が１／２倍さ
れた出力がアナログ値に変換される。例えばラッチ回路
１３の出力が（０１１０）の時、０．３■のアナログ値
に変換され、ラッチ回路１３の出力が（１０００）の時
、σ、４ Ｖのアナログ値に変換される。
され、Ｄ／Ａコンバータ１４に供給される。Ｄ／Ａコン
バータ１４により、ラッチ回路１３の出力が１／２倍さ
れた出力がアナログ値に変換される。例えばラッチ回路
１３の出力が（０１１０）の時、０．３■のアナログ値
に変換され、ラッチ回路１３の出力が（１０００）の時
、σ、４ Ｖのアナログ値に変換される。
Ｄ／Ａコンバータ１４の出力がコンパレータ３に供給さ
れ、ディジタルオーディオ信号データを抜き取る閾値が
Ｄ／Ａコンバータ１４の出力により設定される。コンパ
レータ３の出力が出力端子１５に供給され、出力端子１
５からパルス波形に整形された再生出力が取り出される
。
れ、ディジタルオーディオ信号データを抜き取る閾値が
Ｄ／Ａコンバータ１４の出力により設定される。コンパ
レータ３の出力が出力端子１５に供給され、出力端子１
５からパルス波形に整形された再生出力が取り出される
。
この一実施例におけるディジタルオーディオ信号データ
を抜き取る闇値の設定について、以下に説明する。
を抜き取る闇値の設定について、以下に説明する。
電源投入時には、カウンタ６にプリセントデータ（１０
００）がロードされ、ラッチ回路１３にプリセットデー
タ（１０００）がラッチされる。
００）がロードされ、ラッチ回路１３にプリセットデー
タ（１０００）がラッチされる。
クランプ回路２からは、第２図に示すデータの最小値Ｅ
０と最大値Ｅ３との間の振幅が例えば１．０■の疑似ビ
デオ信号が出力される。
０と最大値Ｅ３との間の振幅が例えば１．０■の疑似ビ
デオ信号が出力される。
電源投入時のカウンタ６のプリセットデータは（１，０
００＞である。電源投入時のＤ／Ａコンバータ１２の出
力レベルＥ２は、プリセットデータ（１０００）の時の
アナログ値０．８ Ｖであり、Ｄ／Ａコンバータ１４の
出力はこの１／２の０．４ Ｖである。クランプ回路２
の出力は、Ｄ／Ａコンバータ１４の出力Ｅ２が閾値とさ
れて抜き取られる。
００＞である。電源投入時のＤ／Ａコンバータ１２の出
力レベルＥ２は、プリセットデータ（１０００）の時の
アナログ値０．８ Ｖであり、Ｄ／Ａコンバータ１４の
出力はこの１／２の０．４ Ｖである。クランプ回路２
の出力は、Ｄ／Ａコンバータ１４の出力Ｅ２が閾値とさ
れて抜き取られる。
この時のＤ／Ａコンバータ１２の出力レベルＥ２は０．
８ｖで、疑似ビデオ信号の最大値Ｅ３のレベル１．ＯＶ
より低い。従って、次の垂直ブランキングパルスでカウ
ンタ６のデータがアップカウントされる。
８ｖで、疑似ビデオ信号の最大値Ｅ３のレベル１．ＯＶ
より低い。従って、次の垂直ブランキングパルスでカウ
ンタ６のデータがアップカウントされる。
垂直ブランキングパルスが供給されると、カウンタ６の
出力は、（１００１）となる。この時、クランプ回路２
の出力は、ラッチ回路１３にデータ（１０００）が貯え
られているので、Ｄ／Ａコンバータ１４の出力０．４■
が闇値とされて抜き取られる。カウンタ６の出力（１０
０１）のアナログ値は０．９ Ｖで、疑似ビデオ信号の
最大値Ｅ、のレベル１．ＯＶより低い。従って、次の垂
直ブランキングパルスでカウンタ６のデータが再びアン
プカウントされる。
出力は、（１００１）となる。この時、クランプ回路２
の出力は、ラッチ回路１３にデータ（１０００）が貯え
られているので、Ｄ／Ａコンバータ１４の出力０．４■
が闇値とされて抜き取られる。カウンタ６の出力（１０
０１）のアナログ値は０．９ Ｖで、疑似ビデオ信号の
最大値Ｅ、のレベル１．ＯＶより低い。従って、次の垂
直ブランキングパルスでカウンタ６のデータが再びアン
プカウントされる。
このように、カウンタ６のデータが垂直ブランキングパ
ルスが供給される毎にアップカウントされることにより
、Ｄ／Ａコンバータ１２の出力レベルが上昇し、疑似ビ
デオ信号の最大値Ｅ３に近づ（。Ｄ／Ａコンバータ１２
の出力が疑似ビデオ信号の最大値Ｅ、を越えるまでは、
ラッチ回路１３に貯えられているプリセットデータによ
り形成されるＤ／Ａコンバータ１４の出力０．４ Ｖが
闇値とされて、クランプ回路２の出力が抜き取られる。
ルスが供給される毎にアップカウントされることにより
、Ｄ／Ａコンバータ１２の出力レベルが上昇し、疑似ビ
デオ信号の最大値Ｅ３に近づ（。Ｄ／Ａコンバータ１２
の出力が疑似ビデオ信号の最大値Ｅ、を越えるまでは、
ラッチ回路１３に貯えられているプリセットデータによ
り形成されるＤ／Ａコンバータ１４の出力０．４ Ｖが
闇値とされて、クランプ回路２の出力が抜き取られる。
Ｄ／Ａコンバータ１２の出力レベルが疑似ビデオ信号の
最大値Ｅ、を越えると、カウンタ６の動作が停止され、
この時のカウンタ６の出力データがラッチ回路１３にラ
ッチされる。このラッチ回路１３にラッチされたデータ
のアナログ値は、疑似ビデオ信号の最大値に略々等しい
。従って、Ｄ／Ａコンバータ１４の出力は疑似ビデオ信
号のデータの振幅の略々中央のレベルとなり、クランプ
回路２の出力が疑似ビデオ信号データの振幅の略々中央
のレベルで抜き取られる。カウンタ６の出力データがラ
ッチ回路１３に供給されると、カウンタコントローラ７
からロードパルス発生回路８に制御信号が供給され、カ
ウンタ６のデータがプリセット値（０１１０）にロード
し直される。
最大値Ｅ、を越えると、カウンタ６の動作が停止され、
この時のカウンタ６の出力データがラッチ回路１３にラ
ッチされる。このラッチ回路１３にラッチされたデータ
のアナログ値は、疑似ビデオ信号の最大値に略々等しい
。従って、Ｄ／Ａコンバータ１４の出力は疑似ビデオ信
号のデータの振幅の略々中央のレベルとなり、クランプ
回路２の出力が疑似ビデオ信号データの振幅の略々中央
のレベルで抜き取られる。カウンタ６の出力データがラ
ッチ回路１３に供給されると、カウンタコントローラ７
からロードパルス発生回路８に制御信号が供給され、カ
ウンタ６のデータがプリセット値（０１１０）にロード
し直される。
このプリセント値（０１１０）のアナログ値は０．６ｖ
で、クランプ回路２から出力されるデータの最大値Ｅ、
より低い。従って、垂直ブランキングパルスが供給され
る毎にカウンタ６のデータがアップカウントされ、Ｄ／
Ａコンバータ１２の出力レベルが疑似ビデオ信号の最大
値に近づ（。この間、クランプ回路１２の出力は、ラッ
チ回路１３に貯えられているデータから闇値が設定され
、クランプ回路２の出力がＤ／Ａコンバータ１４の出力
をＰＪ（！として抜き取られている。
で、クランプ回路２から出力されるデータの最大値Ｅ、
より低い。従って、垂直ブランキングパルスが供給され
る毎にカウンタ６のデータがアップカウントされ、Ｄ／
Ａコンバータ１２の出力レベルが疑似ビデオ信号の最大
値に近づ（。この間、クランプ回路１２の出力は、ラッ
チ回路１３に貯えられているデータから闇値が設定され
、クランプ回路２の出力がＤ／Ａコンバータ１４の出力
をＰＪ（！として抜き取られている。
Ｄ／Ａコンバータ１２の出力レベルが疑似ビデオ信号の
最大値Ｅ、を越えると、カウンタ６の動作が停止され、
この時のカウンタ６の出力データがラッチ回路１３にラ
ッチされる。ＶＴＲ１の出力レベルに変動が生じていな
ければ、ラッチ回路１３には、前回に設定されたデータ
と同様なデータが貯えられるものとなる。ＶＴＲ１の出
力レベルに変動が生じていた場合、ラッチ回路１３のデ
ータは、改められ、アナログ値が疑似ビデオ信号の最大
値に略々等しいデータに書き換えられる。
最大値Ｅ、を越えると、カウンタ６の動作が停止され、
この時のカウンタ６の出力データがラッチ回路１３にラ
ッチされる。ＶＴＲ１の出力レベルに変動が生じていな
ければ、ラッチ回路１３には、前回に設定されたデータ
と同様なデータが貯えられるものとなる。ＶＴＲ１の出
力レベルに変動が生じていた場合、ラッチ回路１３のデ
ータは、改められ、アナログ値が疑似ビデオ信号の最大
値に略々等しいデータに書き換えられる。
このように、ラッチ回路１３に貯えられるデータのアナ
ログ値は、常にクランプ回路２から出力される疑似ビデ
オ信号の最大値に略々等しいものとなる。従って、Ｄ／
Ａコンバータ１４の出力は、ＶＴＲ１の出力レベルの変
動にかかわらず、常に疑似ビデオ信号のデータの振幅の
略々中央のレベルとなる。
ログ値は、常にクランプ回路２から出力される疑似ビデ
オ信号の最大値に略々等しいものとなる。従って、Ｄ／
Ａコンバータ１４の出力は、ＶＴＲ１の出力レベルの変
動にかかわらず、常に疑似ビデオ信号のデータの振幅の
略々中央のレベルとなる。
向、ドロップアウトが生じている場合には、プリセット
データ（１０００）がカウンタ６にロードされ、闇値は
０．４ Ｖに設定される。また、疑似ビデオ信号のデー
タの最大値のレベルが著しく高（、カウンタ６にオーバ
ーフローが生じてしまう場合には、カウンタ６の最大値
のデータ（１１１１）でカウンタ６が停止され、このデ
ータにより闇値が設定される。
データ（１０００）がカウンタ６にロードされ、闇値は
０．４ Ｖに設定される。また、疑似ビデオ信号のデー
タの最大値のレベルが著しく高（、カウンタ６にオーバ
ーフローが生じてしまう場合には、カウンタ６の最大値
のデータ（１１１１）でカウンタ６が停止され、このデ
ータにより闇値が設定される。
上述の一実施例におけるカウンタ６のビット数は４ビツ
トであるが、このカウンタ６のビット数は４ビツトに限
らない。また、カウンタ６にプリセットされるデータは
、適宜に変更できる。
トであるが、このカウンタ６のビット数は４ビツトに限
らない。また、カウンタ６にプリセットされるデータは
、適宜に変更できる。
この発明に依れば、疑似ビデオ信号のデータのピーク値
のレベルが検出され、闇値がこのピーク値の略々ｌ／２
となるように常に設定される。このため、ＶＴＲの出力
レベルに応じて常に最適な闇値が設定される。然も、こ
の闇値の変化点は垂直ブランキング区間中にある。従っ
て、どのようなＶＴＲを用いても最適な闇値を設定する
ことができ、ＶＴＲの出力レベルが変動した場合でも、
これに伴って闇値が最適な値に自動的に設定し直される
。このため、この発明に依れば、エラーレイトの改善を
はかることができる。
のレベルが検出され、闇値がこのピーク値の略々ｌ／２
となるように常に設定される。このため、ＶＴＲの出力
レベルに応じて常に最適な闇値が設定される。然も、こ
の闇値の変化点は垂直ブランキング区間中にある。従っ
て、どのようなＶＴＲを用いても最適な闇値を設定する
ことができ、ＶＴＲの出力レベルが変動した場合でも、
これに伴って闇値が最適な値に自動的に設定し直される
。このため、この発明に依れば、エラーレイトの改善を
はかることができる。
第１図はこの発明の一実施例のブロック図、第２図はこ
の発明の一実施例の説明に用いる波形図である。 １：ＶＴＲ１２：クランプ回路、３．４：’：１ンパレ
ータ、５：垂直同期信号の入力端子、６：カウンタ、７
：カウンタコントローラ、１１：ゲート回路、１２，１
４：Ｄ／Ａコンバータ、１３：ラッチ回路、１５二出力
端子。
の発明の一実施例の説明に用いる波形図である。 １：ＶＴＲ１２：クランプ回路、３．４：’：１ンパレ
ータ、５：垂直同期信号の入力端子、６：カウンタ、７
：カウンタコントローラ、１１：ゲート回路、１２，１
４：Ｄ／Ａコンバータ、１３：ラッチ回路、１５二出力
端子。
Claims (1)
- クランプ回路と、所定周期毎のクロックでカウント動作
を行うカウンタと、このカウンタの出力をアナログ信号
に変換する第１のＤ／Ａコンバータと、上記クランプ回
路の出力と上記第１のＤ／Ａコンバータの出力を比較し
上記第１のＤ／Ａコンバータの出力が上記クランプ回路
の出力のピーク値を越えることを検出する検出回路と、
この検出回路の出力信号から上記カウンタのカウント動
作を停止すると共に、その時の上記カウンタの出力をラ
ッチ回路にラッチさせる制御回路と、上記ラッチ回路の
出力をアナログ信号に変換する第２のＤ／Ａコンバータ
と、この第２のＤ／Ａコンバータの出力と上記クランプ
回路の出力とが供給され、ディジタル信号を出力する比
較回路とを備えたディジタルデータ再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20218284A JPS6180568A (ja) | 1984-09-27 | 1984-09-27 | デイジタルデ−タ再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20218284A JPS6180568A (ja) | 1984-09-27 | 1984-09-27 | デイジタルデ−タ再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6180568A true JPS6180568A (ja) | 1986-04-24 |
Family
ID=16453316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20218284A Pending JPS6180568A (ja) | 1984-09-27 | 1984-09-27 | デイジタルデ−タ再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6180568A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5658118A (en) * | 1979-10-17 | 1981-05-21 | Pioneer Electronic Corp | Reader for video format signal including pulse train information signal |
| JPS58200416A (ja) * | 1982-05-18 | 1983-11-22 | Matsushita Electric Ind Co Ltd | デ−タ打抜回路 |
-
1984
- 1984-09-27 JP JP20218284A patent/JPS6180568A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5658118A (en) * | 1979-10-17 | 1981-05-21 | Pioneer Electronic Corp | Reader for video format signal including pulse train information signal |
| JPS58200416A (ja) * | 1982-05-18 | 1983-11-22 | Matsushita Electric Ind Co Ltd | デ−タ打抜回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5253061A (en) | Method and apparatus for controlling television image processing based upon television program detection | |
| US4342054A (en) | Information read device | |
| JPS57203229A (en) | Magnetic recorder and reproducer | |
| JPS6180568A (ja) | デイジタルデ−タ再生回路 | |
| US5495368A (en) | Method of tracking thresholds on a read signal | |
| US5761118A (en) | Programming apparatus for analog storage media | |
| US5543976A (en) | Providing transitions of slew rate dependent on pulse frequency | |
| US5315449A (en) | Time code signal processing circuit for removing and restoring variation in slew rate | |
| US5117193A (en) | Drop-out detection circuit | |
| JP2851934B2 (ja) | 読取情報信号の波形変換回路 | |
| KR930006586Y1 (ko) | Vtr의 메모리 콘트롤 신호발생 회로 | |
| JPS63113366A (ja) | デユ−テイ判別装置 | |
| JPS60175256A (ja) | 自動音量調整装置 | |
| KR950008952Y1 (ko) | 기록재생장치에 있어서 모터의 과도상태시간단축회로 | |
| US5418656A (en) | Drop-out detecting circuit | |
| KR860001350Y1 (ko) | 보조 기억장치용 인터페이스 장치 | |
| KR900006255B1 (ko) | 더블데크의 더빙 동기신호 발생회로 | |
| JPS62252563A (ja) | 磁気記録再生装置 | |
| JP2596183B2 (ja) | 垂直ブランキングパルス出力装置 | |
| DE69027891T2 (de) | Vorrichtung zum Wiedergeben eines digitalen Signals | |
| JP3714651B2 (ja) | ビデオ機器のコントロール信号再生回路 | |
| JPH0467415A (ja) | 記録・再生装置 | |
| JPS6285513A (ja) | スライスレベル自動設定回路 | |
| JP2957843B2 (ja) | 信号のデューティ比識別回路 | |
| JPS627627B2 (ja) |